文献
J-GLOBAL ID:201702219766980750   整理番号:17A0826115

650V p-GaNゲートH EMTの性能の最大化:動的RON特性と回路の設計考察【Powered by NICT】

Maximizing the Performance of 650-V p-GaN Gate HEMTs: Dynamic RON Characterization and Circuit Design Considerations
著者 (6件):
資料名:
巻: 32  号:ページ: 5539-5549  発行年: 2017年 
JST資料番号: D0211B  ISSN: 0885-8993  CODEN: ITPEE8  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
p-GaNゲートを有する,650V/13AエンハンスメントモードGaNパワートランジスタの系統的特性化を提示した。オン抵抗R_ONとしきい値電圧V_THなどの重要なデバイスパラメータを静的および動的(すなわち,スイッチング)運転条件の下で評価した。動的R_ONは静的R_ONからゲート駆動電圧V_GSに対する異なる依存性を示すことが分かった。5および6Vの高いV_GSで抑制され合理的にが,動的R_ONの劣化は,3~4Vの低いV_GS,スイッチング動作下のV_THにおける正シフトに起因するで有意に大きかった。離散デバイスの特性評価に加えて,400V,10-A試験能力付き特殊設計の二重パルス試験回路はp-GaNゲート電力トランジスタの過渡スイッチング性能を評価するために構築した。最適ゲート駆動条件を提案した1)動的R_ONにV_THシフトの影響を最小化するために十分なゲートオーバードライブを提供するおよび2)過剰なゲートストレスから装置を節約するために十分なヘッドルーム残す。さらに,GaNデバイスの高速スイッチング特性を考慮に入れて考察したゲート駆動回路設計と基板レイアウトの考察。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ  ,  電力変換器 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る