文献

J-GLOBAL ID：201702222136881812   整理番号：17A0055024

SCMSのための決定論的MPA復号器の効率的なハードウェアアーキテクチャ【Powered by NICT】

Efficient hardware architecture of deterministic MPA decoder for SCMA

著者 (4件)： Yang Chao (National Mobile Communications Research Laboratory, Southeast University, Nanjing, China) ,  Zhang Chuan (National Mobile Communications Research Laboratory, Southeast University, Nanjing, China) ,  Zhang Shunqing (Intel Collaborative Research Institutes on Mobile Networking and Computing, Intel Labs, Shanghai, China) ,  You Xiaohu (National Mobile Communications Research Laboratory, Southeast University, Nanjing, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： APCCAS  ページ： 392-395  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スパースコード多重アクセス(SCMA)は,その優れた性能のために5G無線のための最も有望な候補の一つをランク付けする多重アクセス(MA)技術の新しい種類である。SCMAは伝統的なMA技術と比較して強い過負荷耐性を持っている。メッセージパッシングアルゴリズム(MPA)を用いた場合,より低い複雑さを達成するためにスパース性を利用している。本論文では,決定論的MPA(DMAP)はSCMAを提案した。数値結果はDMPAは,ビット誤り率(BER)の良好な性能を達成し,物理的資源の同量のより多くの情報を伝送することが可能であることを示した。さらに,DMPAのハードウェアアーキテクチャについても提案した。元DMPAに対して,データにより,単一ではなく,かさ高い段階,動作周波数を遅くするが更新される。これとは別に,DMPA復号器は四つの基本単位を持っていて,大きなハードウェア量を必要とする。,DMPAの段階レベル折畳み構造は最初の速度と効率の両方を考慮し,本論文の主要な貢献であると提案した。利点のより良い実証のために,そのループ結合解析も行った。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *計算機アーキテクチャ ,  *ハードウェア ,  等級づけ ,  多重化 ,  折畳み構造 ,  過負荷 ,  *復号器
準シソーラス用語： 動作周波数 ,  ビット誤り率 ,  スパース性 ,  メッセージパッシングアルゴリズム ,  ワイヤレス ,  *決定論 , 【Automatic Indexing@JST】

分類 (3件)： 無線通信一般  (ND08010L) ,  移動通信  (ND08030H) ,  信号理論  (ND02020G)

タイトルに関連する用語 (3件)： MPA ,  復号器 ,  ハードウェアアーキテクチャ