文献

J-GLOBAL ID：201702222888229499   整理番号：17A0204220

3D NANDフラッシュメモリのための高効率な全PMOSチャージポンプ【Powered by NICT】

A high efficiency all-PMOS charge pump for 3D NAND flash memory

著者 (4件)： Fu Liyin (Institute of Microelectronics, Chinese Academy of Sciences) ,  Wang Yu (Institute of Microelectronics, Chinese Academy of Sciences) ,  Wang Qi (Institute of Microelectronics, Chinese Academy of Sciences) ,  Huo Zongliang (Institute of Microelectronics, Chinese Academy of Sciences)
資料名： Journal of Semiconductors  (Journal of Semiconductors)
巻： 37  号： 7  ページ： 075001-1-075001-6  発行年： 2016年 
JST資料番号： C2377A  ISSN： 1674-4926  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 3D垂直NANDフラッシュメモリでは,チャージポンプ出力負荷は平面NANDのそれよりはるかに大きく,従来のDicksonチャージポンプの性能劣化をもたらした。3次元V NAND用高電圧ブースティング効率,大きな駆動能力と高出力効率を有し,新規な全PMOSチャージポンプを提案した。この回路では,Pelliconi構造を使用して,駆動能力を向上させることである,二つの補助基板バイアスPMOSトランジスタはボディ効果を緩和するために添加されると,しきい値電圧降下による出力電圧とブースト効率の劣化は,動的ゲート制御構造により除去した。シミュレーション結果は,提案したチャージポンプ回路は,86%の最大昇圧効率と電力効率50%を達成できることを示した。提案した9段階電荷ポンプの出力電圧は2xnm3D V NAND技術における2MHzで2Vクロック周波数を超えることができた。著者らの結果は,高密度3次元V NAND統合の周辺回路設計のための指針を提供した。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： 回路設計 ,  *三次元 ,  電力効率
準シソーラス用語： 高密度 ,  クロック周波数 ,  出力電圧 ,  閾値電圧 ,  基板バイアス ,  性能劣化 ,  *NAND ,  *NANDフラッシュ ,  *チャージポンプ回路 ,  *PMOS構造 ,  *高効率 ,  3次元NANDフラッシュメモリー , 【Automatic Indexing@JST】

著者キーワード (4件)： 電荷ポンプ回路 ,  高電力効率 ,  周辺回路設計 ,  3D垂直NANDフラッシュメモリ

分類 (1件)： 電源回路  (NC05060Q)

タイトルに関連する用語 (5件)： 3D ,  NANDフラッシュメモリ ,  高効率 ,  PMOS ,  チャージポンプ