文献

J-GLOBAL ID：201702224579765760   整理番号：17A0757258

NoCに基づくチップマルチプロセッサにおける電力消費を低減するためのアドレス再配置アルゴリズム【Powered by NICT】

An address remapping algorithm to reduce power consumption in NoC-based chip-multiprocessors

著者 (3件)： Chen Shuyu (School of Communication and Information, University of Electronic Science and Technology of China, Cehngdu, China) ,  Huang Letian (School of Communication and Information, University of Electronic Science and Technology of China, Cehngdu, China) ,  Li Song (Big Date Department, Inspur Group, Jinan, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISOCC  ページ： 209-210  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： NoCベースチップマルチプロセッサ(CMP)は,最近数十年間に容易にスケーラブルで高性能のための増大するニーズを満足させるために必須である有望な機構である。しかし,プログラムを実行する過程では,LIキャッシュからミスL2キャッシュすることをいくつかのデータである。これらのキャッシュミスは,ネットワーク輻輳とアクセス時間に影響を及ぼした。本論文では,著者等は,スレッドの資源の公平性を記述し,各バンクに各スレッドのアクセスである公平な説明する平均ホップ数を用いた。その後,NoCに基づくCMPにおけるキャッシュミスのためのアドレス再写像アルゴリズムを述べた。SimpleScalarとサボテン電力シミュレーションツールを用いてこの機構を評価した。実験結果は,アドレス再マッピングは,システム性能と電力消費の大きな改善を達成することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： スレッド ,  *アルゴリズム ,  公平性 ,  *電力 ,  呼出時間 ,  *電力消費 ,  写像 ,  キャッシュメモリ
準シソーラス用語： システム性能 ,  ホップ数 ,  ネットワーク輻輳 ,  キャッシュミス ,  *アドレス ,  *チップマルチプロセッサ ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

分類 (3件)： 計算機システム開発  (JD02010R) ,  オペレーティングシステム  (JD03020J) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (6件)： NoC ,  チップマルチプロセッサ ,  電力消費 ,  アドレス ,  再配置 ,  アルゴリズム