文献

J-GLOBAL ID：201702230230339551   整理番号：17A0024136

FPGAに実装された自然対数と分裂浮動小数点高スループットコプロセッサ【Powered by NICT】

Natural logarithm and division floating-point high throughput co-processor implemented in FPGA

著者 (1件)： Malik Peter (Institute of Informatics, Slovak Academy of Sciences, Dubravska cesta 9, 845 07 Bratislava, Slovak Republic)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： NORCAS  ページ： 1-6  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 新しい浮動小数点コプロセッサ自然対数,分裂とMAC(メッセージ認証コード)の計算を提示した。コプロセッサハードウェアアーキテクチャは,高いスループット32ビット浮動小数点単精度計算に最適化した。コプロセッサは技術に依存しない。FPGAに実装した。コプロセッサは,6クロックサイクルで新しい自然対数結果と5クロックサイクルにおける新しい分割結果を生成する。提案したコプロセッサは,高い計算要求信号処理応用のための配向し,設計した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 最適化 ,  *FPGA ,  信号処理 ,  *対数 ,  *コプロセッサ ,  *スループット
準シソーラス用語： ハイスループット , 【Automatic Indexing@JST】

分類 (3件)： 専用演算制御装置  (JC04030Y) ,  パターン認識  (JE07000S) ,  無線通信一般  (ND08010L)

タイトルに関連する用語 (5件)： FPGA ,  実装 ,  浮動小数点 ,  スループット ,  コプロセッサ