文献

J-GLOBAL ID：201702232118639750   整理番号：17A0166152

単一領域におけるJTEフィールドプレート構造の最適化設計【JST・京大機械翻訳】

Optimization design of single-zone JTE termination with field plate

著者 (3件)： Pan Xiaowei (Institute of Microelectronics, Southwest Jiao Tong University) ,  Feng Quanyuan (Institute of Microelectronics, Southwest Jiao Tong University) ,  Chen Xiaopei (Institute of Microelectronics, Southwest Jiao Tong University)
資料名： Dianzi Yuanjian yu Cailiao  (Dianzi Yuanjian yu Cailiao)
巻： 35  号： 11  ページ： 38-41  発行年： 2016年 
JST資料番号： C2506A  ISSN： 1001-2028  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： チップ面積の利用率を向上させるために,700V VDMOSの端末構造を,単区結ターミナル拡張(JTE)と複合フィールド技術を用いて設計した。SENTAURUS TCADシミュレーションソフトを用いて、単一区域のJTE注入量、JTE窓の長さと金属板の長さと絶縁破壊電圧の関係を研究し、構造パラメータを最適化し、表面と体内電界分布を改善し、デバイスの耐圧を向上させた。最終的に,838Vの有効端子長さにおいて,838Vの破壊電圧を達成し,そして,最大電界は2.03×105V/CMであり,そしてそれは,産業界面の最大電界(2.5×105V/CM)より小さかった。受界面態の電荷の影響は小さく、高信頼性があり、しかも高圧高圧のVDMOSプロセスと互換性があり、追加のマスクとプロセスステップを増加させない。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 注入量 ,  *最適設計 ,  *最適化 ,  金属板 ,  高圧 ,  電場 ,  互換性 ,  構造パラメータ ,  界面
準シソーラス用語： 電界分布 ,  絶縁破壊電圧 ,  シミュレーションソフトウェア ,  TCAD ,  チップ面積 ,  *フィールドプレート , 【Automatic Indexing@JST】

著者キーワード (6件)： JTE ,  multiple field plate ,  VDMOS ,  breakdown voltage ,  peak of surface field ,  interface charge

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (2件)： フィールドプレート ,  最適化設計