文献
J-GLOBAL ID:201702235687770476   整理番号:17A0794805

Si基板上InAs量子井戸MOSFETと超薄ボディGe MOSFETのモノリシック集積化【Powered by NICT】

Monolithic Integration of InAs Quantum-Well n-MOSFETs and Ultrathin Body Ge p-MOSFETs on a Si Substrate
著者 (8件):
資料名:
巻: 64  号:ページ: 353-360  発行年: 2017年 
JST資料番号: C0222A  ISSN: 0018-9383  CODEN: IETDAI  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
In_xGa_1 xAs MOSFETとSi_yGe_1 y p-MOSFETの統合は,将来の低電力高速論理回路を実現するための鍵である可能性がある。本論文では,Si基板上のInAs MOSFETとGe MOSFETのモノリシック集積を報告した。大きな格子不整合(Si基板上のInAsおよびGe)を持つ材料を統合する挑戦に対処するために,ゲルマニウム・オン・インシュレータ(GeOI)出発基板上にサブ,120nm GaSb上にGaAsバッファを採用した。GaSbとGaAs層の間の7.78%の格子不整合に起因する歪は,主にGaSb/GaAs界面での界面不整合による緩和,バッファ厚さの有意な減少を可能にした。デバイス作製のために,Si CMOS適合モジュールを用いた自己整合ゲート最終プロセスフローを用いた。隆起ソース-ドレインデバイスアーキテクチャを実現するために,乾燥とディジタルエッチングプロセスの組合せは,InAs及びGeキャップ層をエッチングするために開発した。5nm以下のチャネル厚さと200nm以下のチャネル長をもつデバイスはn-及びp-MOSFETで実現され,有望な電気特性であった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ 

前のページに戻る