文献

J-GLOBAL ID：201702236118396885   整理番号：17A0457427

低電力ディジタル信号プロセッサのための方法予測セット連想データキャッシュ【Powered by NICT】

Way prediction set-associative data cache for low power digital signal processors

著者 (2件)： Wang Leiou (The Key Laboratory of Information Technology for Autonomous Underwater Vehicles, Chinese Academy of Sciences, Institute of Acoustics, Chinese Academy of Science, Beijing, China) ,  Wang Donghui (The Key Laboratory of Information Technology for Autonomous Underwater Vehicles, Chinese Academy of Sciences, Institute of Acoustics, Chinese Academy of Science, Beijing, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICSP  ページ： 508-512  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディジタル信号プロセッサでは,セットアソシアティブキャッシュは,典型的な応用のための低ミス率を達成が有意な電力消費をもたらす。セット連想キャッシュは,タグルックアップと平行してすべてのデータ方法をプローブすることにより,アクセス時間を減少させ,のみマッチング方法の出力を使用した。他の方法をアクセス使用済みパワーは廃棄されている。タグ比較後データの調査を行うことにより電力消費を除去明確にキャッシュアクセス時間を増加させ,高い性能レベル1キャッシュに受け入れられない。本論文では,高性能を維持しながらセット連想データキャッシュ動的電力を低減するための方法予測法を提案した。この方法はマッチング方法を予測し,のみ予測方法を探測し,省電力を達成した。レベル1データキャッシュ電力消費を減少させることにおけるこの方法の有効性を評価し,シミュレーション結果は,この提案した方法は無視できる面積オーバーヘッドで最大18.97%の電力削減と平均14.70%を達成することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *キャッシュメモリ ,  シミュレーション ,  プローブ ,  *電力 ,  呼出時間 ,  予測技法 ,  電力消費 ,  マッチング ,  *ディジタル信号プロセッサ
準シソーラス用語： 省電力 ,  *データキャッシュ ,  *低電力化 , 【Automatic Indexing@JST】

分類 (1件)： 記憶方式  (JC02040V)

タイトルに関連する用語 (5件)： 低電力 ,  ディジタル信号プロセッサ ,  予測 ,  連想 ,  データキャッシュ