文献

J-GLOBAL ID：201702236517011123   整理番号：17A0238448

60GHz送信機のための28nm CMOSによる7.04Gsps極性ディジタルフロントエンドプロセッサ【Powered by NICT】

A 28 nm CMOS 7.04 Gsps polar digital front-end processor for 60 GHz transmitter

著者 (10件)： Huang Yanxiang (IMEC, Kapeldreef 75, Leuven B-3001, Belgium, Belgium) ,  Li Chunshu (IMEC, Kapeldreef 75, Leuven B-3001, Belgium, Belgium) ,  Khalaf Khaled (IMEC, Kapeldreef 75, Leuven B-3001, Belgium, Belgium) ,  Bourdoux Andre (IMEC, Kapeldreef 75, Leuven B-3001, Belgium, Belgium) ,  Verschueren Julien (IMEC, Kapeldreef 75, Leuven B-3001, Belgium, Belgium) ,  Shi Qixian (IMEC, Kapeldreef 75, Leuven B-3001, Belgium, Belgium) ,  Wambacq Piet (IMEC, Kapeldreef 75, Leuven B-3001, Belgium, Belgium) ,  Polling Sofie (KU Leuven, Kasteelpark Arenberg 10, Leuven B-3001) ,  Dehaene Wim (KU Leuven, Kasteelpark Arenberg 10, Leuven B-3001) ,  Van der Perre Liesbet (KU Leuven, Kasteelpark Arenberg 10, Leuven B-3001)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： A-SSCC  ページ： 333-336  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 60GHz極性送信機のための完全ディジタルフロントエンド(DFE)プロセッサを提示した。供給調節,RFリミタ,及びAM検出回路,従来のアナログ中心極性送信機アーキテクチャと比較してを回避した。フロントエンドプロセッサは,i)スペクトル成形のための多相カスケード型積分器結合(CIC)フィルタの構成ii)矩形への極性変換のための並列座標回転ディジタル計算機(CORDIC)iii)電力増幅器(PA)はルックアップテーブル(LUT)を用いた予歪単位をバイオ光学的非線形性。は4×1.76Gspsのスループットを達成するための二相ラッチベースパイプラインを設計した。標準28nm CMOS技術を用いて作製し,DFEプロセッサは0.031mm~2を占め,0.9Vの電源から39mWを消費する。この結果は,以前に報告されたアーキテクチャより性能が優れている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ルックアップテーブル ,  ディジタル計算機 ,  アナログ系 ,  予歪 ,  多相 ,  *極性 ,  電力増幅器 ,  計算機アーキテクチャ ,  積分器 ,  *演算プロセッサ ,  *送信機 ,  スループット ,  *CMOS
準シソーラス用語： CORDICアルゴリズム ,  *フロントエンドプロセッサ , 【Automatic Indexing@JST】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 送信機 ,  CMOS ,  極性 ,  ディジタル ,  フロントエンドプロセッサ