文献

J-GLOBAL ID：201702236527939505   整理番号：17A0667706

基数K処理エンジンを用いた極性符号符号器アーキテクチャの高速低面積コストVLSI設計【Powered by NICT】

High-speed low-area-cost VLSI design of polar codes encoder architecture using radix-k processing engines

著者 (3件)： Shih Xin-Yu (Department of Electrical Engineering, National Sun Yat-sen University, Kaohsiung, Taiwan, 80424, R.O.C) ,  Huang Po-Chun (Department of Electrical Engineering, National Sun Yat-sen University, Kaohsiung, Taiwan, 80424, R.O.C) ,  Chen Yu-Chun (Department of Electrical Engineering, National Sun Yat-sen University, Kaohsiung, Taiwan, 80424, R.O.C)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： GCCE  ページ： 1-2  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 次世代MIMOシステムのための適用極性符号は新たな研究課題である。本研究では,基数K処理エンジンを用いた極性符号器の効率的なVLSIハードウェアアーキテクチャを提案した。TSMCの90nm CMOS技術で,16384点基数2を底と極性符号器の設計は,最大クロック周波数2.0GHzで0.244mm~2で合成した。同様の方法で,VLSIハードウェア基数Kベースの設計に拡張することができる。A PR結果とチップ実装では,基数2を底と極性エンコーダは,0.305mm~2を占めているだけで,最大クロック周波数1.61GHzで357.8mWを消費し,1.61Gbpsの総スループットを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ハードウェア ,  *計算機アーキテクチャ ,  *超LSI ,  スループット ,  *高速度 ,  CMOS ,  *極性 ,  *符号器 ,  MIMOシステム
準シソーラス用語： クロック周波数 ,  *VLSI設計 ,  *基数 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： 基数 ,  極性 ,  符号 ,  符号器 ,  アーキテクチャ ,  面積 ,  VLSI設計