文献

J-GLOBAL ID：201702237092750773   整理番号：17A0417472

2.5Dトランシーバ積分による3.3A14nm1GHz FPGA【Powered by NICT】

3.3 A 14nm 1GHz FPGA with 2.5D transceiver integration

著者 (18件)： Greenhill David (Intel, San Jose, CA, United States of America) ,  Ho Ron (Intel, San Jose, CA, United States of America) ,  Lewis David (Intel, Toronto, Canada) ,  Schmit Herman (Intel, San Jose, CA, United States of America) ,  Chan Kok Hong (Intel, San Jose, CA, United States of America) ,  Tong Andy (Intel, San Jose, CA, United States of America) ,  Atsatt Sean (Intel, San Jose, CA, United States of America) ,  How Dana (Intel, San Jose, CA, United States of America) ,  McElheny Peter (Intel, San Jose, CA, United States of America) ,  Duwel Keith (Intel, San Jose, CA, United States of America) ,  Schulz Jeffrey (Intel, San Jose, CA, United States of America) ,  Faulkner Darren (Intel, Austin, TX, United States of America) ,  Iyer Gopal (Intel, San Jose, CA, United States of America) ,  Chen George (Intel, San Jose, CA, United States of America) ,  Phoon Hee Kong (Intel, Penang, Malaysia) ,  Lim Han Wooi (Intel, Penang, Malaysia) ,  Koay Wei-Yee (Intel, Penang, Malaysia) ,  Garibay Ty (Intel, Austin, TX, United States of America)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISSCC  ページ： 54-55  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： フィールドプログラマブルゲートアレイ(FPGA)ファミリーは28Gb/sトランシーバの付いたサイコロによる14nmプロセス技術を用いたプログラマブル布金型に適合するように設計した。2.5D包装(Fig.3.3.1)は,埋め込まれた相互接続橋(EMIB)[1]を使用した。20nmトランシーバは再利用FPGA布の独立したトランシーバロードマップを可能にした。Fig.3.3.2は560mm~2布ダイと六トランシーバチップを示した。プログラマブル布は1GHzまで動作する2.8M論理素子,DSP,記憶構成要素,ルーティング相互接続を含んでいる。応用はFPGA構成システムの改良された柔軟性とセキュリティの必要性を促進した。トリプルモジュラー冗長マイクロプロセッサをベースにした安全装置管理(SDM)を設計し,組込みソフトウェアで解析した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 安全装置 ,  相互接続 ,  柔軟性 ,  *送受信機 ,  再利用 ,  セキュリティ ,  *積分 ,  論理素子 ,  マイクロプロセッサ ,  *FPGA ,  経路選定 ,  通信操作
準シソーラス用語： 組込みソフトウェア , 【Automatic Indexing@JST】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： トランシーバ ,  積分 ,  FPGA