文献

J-GLOBAL ID：201702240073211958   整理番号：17A0328674

高速シリコン貫通ビア結合遅延推定のためのチェーンベースアプローチ【Powered by NICT】

Chain-Based Approach for Fast Through-Silicon-Via Coupling Delay Estimation

著者 (5件)： Jang Jaewon (Yonsei University, Seoul, South Korea) ,  Cheong Minho (Yonsei University, Seoul, South Korea) ,  Ahn Jin-Ho (Department of Electronic Engineering, Hoseo University, Chungnam, South Korea) ,  Lim Sung Kyu (School of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA) ,  Kang Sungho (Yonsei University, Seoul, South Korea)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 3  ページ： 1178-1182  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 3D集積回路におけるシリコン貫通ビア(TSV)の鎖結合遅延推定法を提案した。既存の研究は,最悪ケースシナリオを標的とし,これは不正確なTSV結合遅延推定をもたらし,最悪の場合は,通常運転時に発生する可能性がある。提案した方法はシミュレーションベーススイッチングデータを用いたTSV結合遅延を計算した。さらに,TSV連鎖法はnonneighboring TSVの影響を正確に捉えることが可能になった。著者らのシミュレーションは,HSPICEを用いずにこの方法により導入された誤差は,TSV混雑した領域でも10ps以下であることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 三次元 ,  高速度 ,  *集積回路
準シソーラス用語： HSPICE ,  *シリコン貫通ビア , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  論理回路  (NC05070B)

タイトルに関連する用語 (2件)： シリコン貫通ビア ,  遅延推定