文献

J-GLOBAL ID：201702240101341558   整理番号：17A0214215

物理的厚さ1x nm強誘電fZrOx負性容量FET【Powered by NICT】

Physical thickness 1.x nm ferroelectric HfZrOx negative capacitance FETs

著者 (14件)： Lee M. H. (Institute of Electro-Optical Science and Technology, National Taiwan Normal University, Taipei, Taiwan) ,  Fan S.-T. (Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan) ,  Tang C.-H. (Institute of Electro-Optical Science and Technology, National Taiwan Normal University, Taipei, Taiwan) ,  Chen P.-G. (Institute of Electro-Optical Science and Technology, National Taiwan Normal University, Taipei, Taiwan) ,  Chou Y.-C. (Institute of Electro-Optical Science and Technology, National Taiwan Normal University, Taipei, Taiwan) ,  Chen H.-H. (Institute of Electro-Optical Science and Technology, National Taiwan Normal University, Taipei, Taiwan) ,  Kuo J.-Y. (Institute of Electro-Optical Science and Technology, National Taiwan Normal University, Taipei, Taiwan) ,  Xie M.-J. (Institute of Electro-Optical Science and Technology, National Taiwan Normal University, Taipei, Taiwan) ,  Liu S.-N. (Institute of Electro-Optical Science and Technology, National Taiwan Normal University, Taipei, Taiwan) ,  Liao M.-H. (Department of Mechanical Engineering, National Taiwan University, Taipei, Taiwan) ,  Jong C.-A. (National Nano Device Laboratories, Hsinchu, Taiwan) ,  Li K.-S. (National Nano Device Laboratories, Hsinchu, Taiwan) ,  Chen M.-C. (National Nano Device Laboratories, Hsinchu, Taiwan) ,  Liu C. W. (Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IEDM  ページ： 12.1.1-12.1.4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 強誘電fZrOx(FE HZO)負の静電容量(NC)FETは物理的厚さ1.5nm,SS=52mV/dec,ヒステリシスなし(しきい値電圧シフト=0.8mV),および0.65nm CET(容量換算厚み)を実験的に実証した。NC FinFETモデリングは,標準14nm FinFET上で検証した。ゲートとドレイン電流応答の過渡的挙動を三角形ゲート電圧掃引を示した。超薄FE HZOのためのコンパクトな等価回路を用いた動的NCモデルは実験データ検証を確立し,高速応答を推定した。ゲートスタックとしてNCを有する超薄FE HZO(1.x nm)の結合の実行可能な概念を,サブ10nm技術ノードのための有望な解決策を開くものである。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： モデリング ,  等価回路 ,  ヒステリシス ,  *静電容量
準シソーラス用語： ゲートスタック ,  高速応答 ,  ゲート電圧 ,  ドレイン電流 ,  FinFET ,  容量換算厚み ,  閾値電圧シフト , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： 物理 ,  厚さ ,  負性容量 ,  FET