文献

J-GLOBAL ID：201702241563420384   整理番号：17A0113791

広範囲SRAMのためのメモリ組み込み自己テストの効果的なアーキテクチャ【Powered by NICT】

An Effective Architecture of Memory Built-In Self-Test for Wide Range of SRAM

著者 (6件)： Bui Tin Quang ,  Pham Lam Dang ,  Nguyen Hieu Minh ,  Nguyen Viet Thai ,  Le Thong Chi ,  Hoang Trang
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ACOMP  ページ： 121-124  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現在1チップ上に集積化を向上させる高と共に,広い範囲の関数に適用し,主にスタティックランダムアクセスメモリ(SRAM),メモリの使用は不可避である。しかし,記憶断層は高収率を達成する目的のために大きく関与している。その結果,メモリ内蔵自己テスト(MBIST)は,どの試験系においても必須の明らかになってきた。MBISTに関して,面積,周波数並びに種々の試験アルゴリズムに関連する基準の増加はなっているが,現在のアプローチは複雑なアルゴリズムは誤差被覆シリコンの要求と能力の両方を適合させたない。本研究では,異なる配置を持つSRAM型MBISTの効果的なアーキテクチャは,最も一般的なアルゴリズムによって支持されたすなわちMARCH C及びTLAPNPSFメモリ故障を検出する高い能力を保証するのみならず提案されているが,厳密なシリコン基準を満たした。,特定用途向け集積回路(ASIC)設計フローによる130nm技術に必要な実験に基づく優れた性能を達成する現在の設計に強い競合を確認した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ASIC ,  *計算機アーキテクチャ ,  被覆 ,  *SRAM ,  ケイ素 ,  *記憶装置 ,  周波数 ,  故障 ,  *BIST ,  アルゴリズム
準シソーラス用語： 設計フロー ,  内蔵 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： SRAM ,  組み込み自己テスト ,  アーキテクチャ