文献

J-GLOBAL ID：201702242715703584   整理番号：17A0278667

ReOrder:ハイスループットマルチストリーム処理のための実行時データパス生成【Powered by NICT】

ReOrder: Runtime datapath generation for high-throughput multi-stream processing

著者 (4件)： Becher Andreas (Department of Computer Science 12, Friedrich-Alexander-Universitaet Erlangen-Nuernberg (FAU), Germany) ,  Wildermann Stefan (Department of Computer Science 12, Friedrich-Alexander-Universitaet Erlangen-Nuernberg (FAU), Germany) ,  Muhlenthaler Moritz (Department of Computer Science 12, Friedrich-Alexander-Universitaet Erlangen-Nuernberg (FAU), Germany) ,  Teich Jurgen (Department of Computer Science 12, Friedrich-Alexander-Universitaet Erlangen-Nuernberg (FAU), Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ReConFig  ページ： 1-8  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CPUとプログラマブル論理を結合ことを最新のプログラマブルFPGAベースSoCは,利用可能な高入力と出力スループットを利用し,ソフトウェアとハードウェアの両方における再構成可能ハードウェアオンデマンドにおけるストリーム処理の加速を可能にする。本論文では,読み,加速器に書かれたデータの多重並列ストリームのための変換器として働くReOrderと呼ばれるハードウェアユニットの概念と実装を提示した。この方法とプログラマブル設計は,柔軟なデータアクセスを可能にし,ホストデータレイアウトの依存しない様々なストリーム処理加速器を結合する。高加速器スループットを達成するためには,加速器の内部スケジュール入力と出力データに従って最適化されたデータパスを決定する必要がある。オンライン設定,データレイアウト(例えば,現代データベースシステムの場合)または加速器運転モードのどちらかが動的に変化に関するものである。,最適化されたデータパス構成を維持するために,「実行時」で使用できる必要であるアルゴリズム。は効率的な発見的アルゴリズムと対応するFPGA設計接続ホスト系の任意(マルチソース)データレイアウトを翻訳実行時ms以内で加速器の指定されたデータストリームを生成することができることを提案した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： FPGA ,  ハードウェア ,  運転モード ,  加速器 ,  最適化 ,  *スループット ,  *データパス
準シソーラス用語： データストリーム ,  発見的アルゴリズム ,  オンライン ,  データアクセス ,  *ストリーム処理 ,  オンデマンド ,  再構成可能ハードウェア ,  システムオンチップ , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (1件)： データパス