文献
J-GLOBAL ID:201702243504379735   整理番号:17A0825273

高線形性,リング発振器ベース,FPGAにおけるキャリーチェーンを用いたバーニア時間-ディジタル変換器【Powered by NICT】

A High-Linearity, Ring-Oscillator-Based, Vernier Time-to-Digital Converter Utilizing Carry Chains in FPGAs
著者 (5件):
資料名:
巻: 64  号:ページ: 697-704  発行年: 2017年 
JST資料番号: C0235A  ISSN: 0018-9499  CODEN: IETNAE  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
フィールドプログラマブルゲートアレイ(FPGA)の専用桁上げ鎖を用いた時間-ディジタル変換器(TDC)は,通常,近年研究集中したタップ付き遅延線タイプに組織化される。しかしこの方法は,固有の不均一ビン粒度から発生する低微分非線形性(DNL)を招く。本論文では,この長年の問題を軽減するために,全く異なる方法でキャリー鎖を利用したTDCアーキテクチャを提案した。微細時間補間のための遅延線として作用する二つの独立した桁上げ鎖はリング発振器ベースバーニアスタイルに組織化されるとそれらの間の時間差は,異なる数基本遅延セルを割り当てることにより精密に調整した。特異的設計フローは,所望の遅延差を得るために述べた。TDCはStratix III FPGAに実装した。試験の結果,得られた分解能は31psであり,DNL/INLは( 0.080 LSB,0.073 LSB)/( 0.087 LSB,0.091 LSB)の範囲であることを示した。これは,提案したアーキテクチャは,以前の技法と比較して直線性を大幅に改善することを示した。資源コストはかなり低いTDCチャネル当たり319LUTと104レジスタを用いた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
素粒子・核物理実験計測用エレクトロニクス  ,  発振回路  ,  半導体の放射線による構造と物性の変化 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る