文献

J-GLOBAL ID：201702244354799897   整理番号：17A0417657

14nm CMOS FinFETにおける背景第2段階コモンモード制御とオフセットキャリブレーションを用いた28.5A10B1.5GS/sパイプラインSARA DC【Powered by NICT】

28.5 A 10b 1.5GS/s pipelined-SAR ADC with background second-stage common-mode regulation and offset calibration in 14nm CMOS FinFET

著者 (11件)： Kull Lukas (IBM Zurich Research Laboratory, Rueschlikon, Switzerland) ,  Luu Danny (IBM Zurich Research Laboratory, Rueschlikon, Switzerland) ,  Menolfi Christian (IBM Zurich Research Laboratory, Rueschlikon, Switzerland) ,  Braendli Matthias (IBM Zurich Research Laboratory, Rueschlikon, Switzerland) ,  Francese Pier Andrea (IBM Zurich Research Laboratory, Rueschlikon, Switzerland) ,  Morf Thomas (IBM Zurich Research Laboratory, Rueschlikon, Switzerland) ,  Kossel Marcel (IBM Zurich Research Laboratory, Rueschlikon, Switzerland) ,  Yueksel Hazar (IBM Zurich Research Laboratory, Rueschlikon, Switzerland) ,  Cevrero Alessandro (IBM Zurich Research Laboratory, Rueschlikon, Switzerland) ,  Ozkaya Ilter (IBM Zurich Research Laboratory, Rueschlikon, Switzerland) ,  Toifl Thomas (IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISSCC  ページ： 474-475  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高速SARA DCは,それらの大部分がディジタル論理のために現在のCMOS技術と普及するようになって,それらはコンパクトで電力効率の良いマルチGS/s時間インタリーブA DCのための高度に適している。多くのアプリケーションが≧1V_ppd入力変動に耐えることができないので,比較器雑音はSARA DCのSNDRを制限し,高いSNDRに必要な利得段を-比較器前置増幅器として,またはパイプライン段階であった。前置増幅器は,ADCの変換速度を有意に低減させるが,増幅器の直線性は無関係であるので,それらは最大SNDRを提供した。パイプライニングのための中間段増幅器は中分解能SAR(逐次近似レジスタ)ADCに最も適している,必要な直線性が制限されている。,利得段階は変換[1]1回のみ使用されるのでパイプラインは,より高い変換速度と電力効率をもたらす。本研究では,以前のパイプラインおよび一段階SAR(逐次近似レジスタ)ADCの変換速度を超えるパイプラインSARA DCアーキテクチャを提案した。A DCは0.0016mm~2の面積に6.92mWで50dB2.26mWでSNDRと950MS/sおよび1.5GS/sを達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 逐次近似 ,  高速度 ,  増幅器 ,  インタリーブ ,  レジスタ ,  ディジタル方式 ,  線形性 ,  利得 ,  *コンパレータ ,  前置増幅器 ,  電力効率 ,  *CMOS
準シソーラス用語： SNDR ,  CMOS技術 ,  *コモンモード , 【Automatic Indexing@JST】

分類 (3件)： AD・DA変換回路  (NC05080M) ,  増幅回路  (NC05040U) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (10件)： CMOS ,  FinFET ,  背景 ,  段階 ,  コモンモード ,  オフセット ,  キャリブレーション ,  パイプライン ,  SARA ,  DC