文献

J-GLOBAL ID：201702251139333734   整理番号：17A0069991

ハードウェアシミュレーションに基づくSAT求解フレームワーク【JST・京大機械翻訳】

A Hardware Framework of SAT Solver

著者 (4件)： He Anping (Guangxi Key Lab of Hybrid Computation and IC Design Analysis,Guangxi University for Nationalities) ,  Mao Lele (Guangxi Key Lab of Hybrid Computation and IC Design Analysis,Guangxi University for Nationalities) ,  Chen Zhixue (Guangxi Key Lab of Hybrid Computation and IC Design Analysis,Guangxi University for Nationalities) ,  Wu Jinzhao (Guangxi Key Lab of Hybrid Computation and IC Design Analysis,Guangxi University for Nationalities)
資料名： Weidianzixue yu Jisuanji  (Weidianzixue yu Jisuanji)
巻： 33  号： 9  ページ： 124-127  発行年： 2016年 
JST資料番号： C2387A  ISSN： 1000-7180  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： ハードウェア問題を用いてSAT問題を解決し、フィールドプログラマブルゲートアレイ(FPGA)技術を採用して、大規模実際のシステムのCNF式の実例に対して、カスタムコンパイルとFPGAチップに変換し、FPGAハードウエアによるSATの求解プロセスを完全に完成させた。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： *ハードウェア ,  FPGA

著者キーワード (3件)： SAT ,  FPGA ,  CNF

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： ハードウェア ,  シミュレーション ,  SAT ,  求解 ,  フレームワーク