文献

J-GLOBAL ID：201702257588098377   整理番号：17A0302647

フラッシュメモリ並列試験方法【JST・京大機械翻訳】

Parallel endurance testing method for Flash memories

著者 (5件)： Luo Jun (CEPREI) ,  Wang Xiaoqiang (CEPREI) ,  Cai Zhigang (CEPREI) ,  Sun Yu (CEPREI) ,  Lu Hongfeng (CEPREI)
資料名： Zhongguo Ceshi  (Zhongguo Ceshi)
巻： 42  号： 5  ページ： 24-27  発行年： 2016年 
JST資料番号： C3059A  ISSN： 1674-5124  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 従来のフラッシュフラッシュ(FLASH)チップ試験において,全体のチップをセクターで直列にテストする必要があり,試験時間が長く,効率が低く,コストが高く,バッチ試験と産業化の発展に不利である。本論文では、「資源交換速度」の思想に基づき、効率的なフラッシュメモリ並列試験方法を提案し、マルチチップフラッシュチップに対して並列試験を行うことによって、異なるチップに対して異なるセクターを用いて、その耐久試験効率を向上させる。さらに,耐久性試験のためのFLASHチップの異なるセクターの同等性を分析し,同等性の必要条件と要求について議論した。実験結果は以下を示す。並列試験は試験時間を効果的に短縮することができ,その効率は並列試験チップの数に比例し,加速試験結果は理論曲線と良く一致した。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： ロット ,  必要条件 ,  *フラッシュメモリ ,  工業化 ,  加速試験 ,  耐久試験 ,  等価性
準シソーラス用語： *試験方法 , 【Automatic Indexing@JST】

著者キーワード (5件)： Flash ,  memory lifetime ,  endurance test ,  equivalence of sectors ,  parallel test

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： フラッシュメモリ ,  試験方法