文献

J-GLOBAL ID：201702257860309542   整理番号：17A0887484

基板集積懸濁ライン技術を用いた遅波ラットレース結合器【Powered by NICT】

A Slow-Wave Rat-Race Coupler Using Substrate Integrated Suspended Line Technology

著者 (4件)： Wang Yongqiang (School of Physical Electronics, University of Electronic Science and Technology of China, Chengdu, China) ,  Ma Kaixue (School of Physical Electronics, University of Electronic Science and Technology of China, Chengdu, China) ,  Yan Ningning (School of Physical Electronics, University of Electronic Science and Technology of China, Chengdu, China) ,  Li Lianyue (School of Physical Electronics, University of Electronic Science and Technology of China, Chengdu, China)
資料名： IEEE Transactions on Components, Packaging, and Manufacturing Technology  (IEEE Transactions on Components, Packaging, and Manufacturing Technology)
巻： 7  号： 4  ページ： 630-636  発行年： 2017年 
JST資料番号： W0590B  ISSN： 2156-3950  CODEN： ITCPC8  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 基板統合した懸濁系(SISL)技術を用いた遅波ラットレース結合器を提案した。両面相互接続ストリップ線路(DSISL)を用いて懸濁線回路の損失を低減した。DSISL概念を用いて,修飾した蛇行線配置に基づく遅波構造を提案した。一単位胞のわずか三つのパラメータを有する簡単な回路トポロジーによって形成された,提案した遅波DSISLの特性インピーダンスと遅波因子を別々に制御することができた。提案した遅波DSISLを利用して,1.5GHzでのラットレース結合器は,標準プリント回路基板プロセスにより設計し,作製した。90.5%サイズ縮小を達成し,比帯域幅は26.5%であった。SISL技術から恩恵を受け,提案した遅波ラットレース結合器は自己パッケージ型であり,低コストと軽量の利点を持っている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： プリント基板 ,  相互接続 ,  *結合器 ,  ストリップ線路 ,  特性インピーダンス ,  懸濁液
準シソーラス用語： 軽量 ,  比帯域幅 ,  サイズ縮小 ,  回路トポロジー ,  単位格子 ,  遅波構造 ,  メアンダライン ,  *遅波 , 【Automatic Indexing@JST】

分類 (3件)： その他の伝送回路素子  (NC04070U) ,  マイクロ波・ミリ波通信  (ND08020W) ,  半導体レーザ  (BD04070L)

タイトルに関連する用語 (6件)： 集積 ,  懸濁 ,  遅波 ,  ラット ,  レース ,  結合器