二重仕事関数金属ゲートを持つ垂直積層ゲートオールアラウンドSiナノワイヤCMOSトランジスタ【Powered by NICT】

Mertens H.; Ritzenthaler R.; Chasin A.; Schram T.; Kunnen E.; Hikavyy A.; Ragnarsson L.-A.; Dekkers H.; Hopf T.; Wostyn K.; Devriendt K.; Chew S. A.; Kim M. S.; Kikuchi Y.; Rosseel E.; Mannaert G.; Kubicek S.; Demuynck S.; Dangol A.; Bosman N.; Geypen J.; Carolan P.; Bender H.; Barla K.; Horiguchi N.; Mocuta D.

文献

J-GLOBAL ID：201702258210405121 整理番号：17A0214270

二重仕事関数金属ゲートを持つ垂直積層ゲートオールアラウンドSiナノワイヤCMOSトランジスタ【Powered by NICT】

Vertically stacked gate-all-around Si nanowire CMOS transistors with dual work function metal gates

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=17A0214270&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=17A0214270&from=J-GLOBAL&jstjournalNo=W2441A") }}

著者 (26件)： , , , , , , , , , , , , , , , , , , , , , , , , ,
資料名：
巻： 2016 号： IEDM ページ： 19.7.1-19.7.4 発行年： 2016年
JST資料番号： W2441A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

垂直積層ゲートオールアラウンド(GAA)シリコンナノワイヤMOSFETのCMOS集積化,N-及びP型デバイスのための整合しきい値電圧(V_t,sat~0.35V)を報告する。Vt設定は高kラスト置換金属ゲートプロセスにおけるナノワイヤ適合二重仕事関数金属統合により可能となった。さらに,N-及びP型接合形成は注入誘起されたSiGe/Si相互混合とドーピング効果の両方によるナノワイヤ放出に異なる影響を及ぼすことを示した。これらの知見は,接合形成とナノワイヤ放出はGAA CMOS技術における最適化を必要とすることを強調する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

, , , ,
, , , , , , , 【Automatic Indexing@JST】

半導体集積回路 , トランジスタ , 固体デバイス製造技術一般

, , , , , ,

前のページに戻る