文献

J-GLOBAL ID：201702260754119775   整理番号：17A0179618

てんかん診断システムのための容量結合型計装増幅器と14ビットSARA DCを用いた14.9μWアナログフロントエンド【Powered by NICT】

A 14.9μW analog front-end with capacitively-coupled instrumentation amplifier and 14-bit SAR ADC for epilepsy diagnosis system

著者 (4件)： Yang Xiaolin (Institute of VLSI Design, Zhejiang University, Hang Zhou, China) ,  Zhao Menglian (Institute of VLSI Design, Zhejiang University, Hang Zhou, China) ,  Dong Yangtao (Institute of VLSI Design, Zhejiang University, Hang Zhou, China) ,  Wu Xiaobo (Institute of VLSI Design, Zhejiang University, Hang Zhou, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： BioCAS  ページ： 268-271  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 容量結合計装増幅器と14ビット低電力SARA DCを用いたアナログフロントエンドアーキテクチャを提案した。0.18μmグローバルファウンドリCMOS技術で実現した。チョッピング法は低い入力換算ノイズレベル(0.3Hzから500Hzから1.2μV_RMS)を維持するために計装増幅器で採用されている。SARA DCにおける非線形性を補償するために,最小面積とパワーペナルティを用いたディジタルキャリブレーション法を提案したが,これはMSB枝における不整合誤差をデジタル化するためにLSB枝により実現し,ADCの出力で補償される。シミュレーション結果は,利得が32の場合,IAは128年,64年,それぞれ42及び32,及び1.4kHz~7.4kHzの帯域幅の可変利得を持つことを示したが,SARA DCは10kS/sサンプリング速度で等価13.7ENOBs84.2dBのSNDRを達成した。1.8Vの電源電圧で,全電力消費はCCIAの14.92μWを含む4.62μWとSARA DCの10.3μWであった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *利得 ,  雑音指数 ,  不整合 ,  帯域幅 ,  非線形性 ,  電力消費
準シソーラス用語： 電源電圧 ,  SNDR ,  サンプリング速度 ,  ディジタルキャリブレーション ,  パワーペナルティ ,  CMOS技術 ,  *アナログフロントエンド ,  *計装用増幅器 ,  *容量結合 , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (7件)： てんかん ,  診断システム ,  容量結合 ,  計装増幅器 ,  SARA ,  DC ,  アナログフロントエンド