文献

J-GLOBAL ID：201702262593155940   整理番号：17A0796923

マルチコアとメニーコアアーキテクチャ上での疎なテンソル時間マトリックスの最適化【Powered by NICT】

Optimizing Sparse Tensor Times Matrix on Multi-core and Many-Core Architectures

著者 (4件)： Li Jiajia ,  Ma Yuchen ,  Yan Chenggang ,  Vuduc Richard
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IA3  ページ： 26-33  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,CPUとGPUプラットフォームのためのスパーステンソル倍密行列多重(SpTTM)の最適設計と実装を提示した。プリミティブをテンソル法に基づくデータ解析とマイニング業務に重要なボトルネックである,Tucker分解など。テンソル間の明示的なデータ変換とマトリックス,従来手法であることを避けるために逐次SpTTMを設計し実装した。さらに,並列化によるマルチコアCPUとGPUシステムに及ぼすSpTTMを最適化し,ロックを回避し,データの局所性を利用した。逐次SpTTMはCyclopsテンソル骨格からよりからのテンソルツールボックスと1.5×SpTTMよりも3.5倍まで速い。我々の並列アルゴリズムは,それぞれ著者らの逐次SpTTM上のNVIDIA K40c GPU上でのマルチコアIntel Corei7と18.8倍のスピードアップに4.1倍のスピードアップを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *最適化 ,  データ変換 ,  多重化 ,  局所性 ,  最適設計 ,  並列アルゴリズム ,  *テンソル ,  データ解析
準シソーラス用語： *メニーコアアーキテクチャ ,  *マルチコアプロセッサ , 【Automatic Indexing@JST】

分類 (1件)： ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (5件)： マルチコア ,  メニーコアアーキテクチャ ,  テンソル ,  マトリックス ,  最適化