文献

J-GLOBAL ID：201702263961962245   整理番号：17A0852687

差動アクティブインダクタを用いた高線形性広帯域共通ゲートLNA【Powered by NICT】

A High-Linearity Wideband Common-Gate LNA With a Differential Active Inductor

著者 (4件)： Ma Li (Institute of Radio Frequency and Optoelectronic Integrated Circuits, Southeast University, Nanjing, China) ,  Wang Zhi-Gong (Institute of Radio Frequency and Optoelectronic Integrated Circuits, Southeast University, Nanjing, China) ,  Xu Jian (Institute of Radio Frequency and Optoelectronic Integrated Circuits, Southeast University, Nanjing, China) ,  Amin N. M. (Institute of Radio Frequency and Optoelectronic Integrated Circuits, Southeast University, Nanjing, China)
資料名： IEEE Transactions on Circuits and Systems 2: Express Briefs  (IEEE Transactions on Circuits and Systems 2: Express Briefs)
巻： 64  号： 4  ページ： 402-406  発行年： 2017年 
JST資料番号： W0347A  ISSN： 1549-7747  CODEN： ITCSFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 改善された線形性と周波数応答をもつキャパシタ交差結合(CCC)広帯域共通ゲート低雑音増幅器(CGLNA)を紹介した。新しい差動能動インダクタ(AI)はゲート誘導利得ピーキング技術を用いた帯域内利得平坦性と高周波利得を改善するように設計した。AIは,ゲート ドレインキャパシタを通って接地電極へ流れる小信号電流を防止する。CCC法は雑音性能を改善し,電力を節約する。しかし,ブースト信号振幅による非線形歪みを増加させるであろう。CCC誘導線形性劣化を克服するために,微分重ね合わせ技術により,異なる領域でバイアスした二並列入力トランジスタを用いて採用した。0.18μm CMOSプロセスで製作したプロトタイプの測定結果は,電圧利得,最小雑音指数,及び三次インターセプトポイントは16.9dB,2.5dB,5.5dBm,それぞれ100MHz1.45GHzの3dB帯域幅内でことを示した。CGLNAは1.8V電源から9.3mWを消費し,活性面積は0.29×0.26mm~2であった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 重合せ ,  HF【周波数】 ,  周波数応答 ,  利得 ,  コンデンサ ,  雑音指数 ,  非直線歪 ,  *周波数帯 ,  *線形性 ,  電流 ,  低雑音増幅器 ,  平坦性 ,  *広帯域 ,  プロトタイプ
準シソーラス用語： 電圧利得 , 【Automatic Indexing@JST】

分類 (3件)： 信号理論  (ND02020G) ,  周波数変換回路  (NC05030J) ,  ディジタルフィルタ  (NC04022Z)

タイトルに関連する用語 (6件)： 差動 ,  アクティブインダクタ ,  線形性 ,  広帯域 ,  ゲート ,  LNA