文献

J-GLOBAL ID：201702267440207543   整理番号：17A0143021

FPGA強化されたPCクラスタ上のBLAST計算の加速【Powered by NICT】

Accelerating BLAST Computation on an FPGA-enhanced PC Cluster

著者 (3件)： Yoshimi Masato ,  Wu Celimuge ,  Yoshinaga Tsutomu
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： CANDAR  ページ： 67-76  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： mpiBLAST,計算生物学のための並行配列アラインメントアルゴリズムを加速するためにFPGAベース方式を紹介した。配列アラインメントのための最近の急速に成長している生物学的データベースは高スループットストレージとネットワークよりも計算速度を必要とする。提案方式では,フラッシュメモリと他のFPGAボードを直結するFPGAボードに構成された専用ハードウェアを利用した。,データストリーム処理エンジン(DSPE)と呼ぶ,FPGA上に構成される専用ハードウェアはストレージアクセス・ネットワークのためのシステムを要求するオフロードと同時に高速マルチおよびメニーコアプロセッサのためのデータを調整するための前処理のための役割を担っている。データパスに沿ったDSPEはFPGAを通過するデータストリームのための操作を適用するにおけるデータパス計算を達成した。mpiBLASTにおける二つの機能は,データパスに沿って演算をオフロードにDSPEを用いて実現した。機能データベース分配,BLAST過程を開始前に生物学的データベースを分散多重計算ノードである。DSPEを用いて,データベース分割操作のための計算時間の20倍の改善を観測した。第二の機能は,より詳細な計算のための配列の位置を決定するBLAST過程の初期部分である。IDP BLAST(InデータパスBLAST),固体ドライブからデータストリームにおける位置を注釈を実装した。IDP BLASTは導入された特別なハードウェアへの重い演算をオフロードして三百の因子によるBLASTの前処理の計算時間を加速することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： フラッシュメモリ ,  前処理 ,  ハードウェア ,  高速度 ,  データパス ,  データベース ,  *FPGA ,  計算機処理速度 ,  CPU時間
準シソーラス用語： データストリーム ,  専用ハードウェア ,  ハイスループット ,  配列アライメント ,  *BLAST ,  *PCクラスタ , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (6件)： FPGA ,  強化 ,  PCクラスタ ,  BLAST ,  計算 ,  加速