文献
J-GLOBAL ID:201702272686217697   整理番号:17A0755410

電荷トラップトランジスタ(CTT):高k金属ゲートCMOS技術のための埋め込まれた完全ロジックコンパチ多重時間プログラマブル不揮発性メモリ要素【Powered by NICT】

Charge Trap Transistor (CTT): An Embedded Fully Logic-Compatible Multiple-Time Programmable Non-Volatile Memory Element for High- $k$ -Metal-Gate CMOS Technologies
著者 (4件):
資料名:
巻: 38  号:ページ: 44-47  発行年: 2017年 
JST資料番号: B0344B  ISSN: 0741-3106  CODEN: EDLEDZ  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
先端的高k-金属ゲートCMOS技術ノードのためのオンチップ不揮発性メモリの利用可能性は,統合とスケーリング課題だけでなく,動作電圧の不一致により制限されてきたが,その必要性は,現代の高性能システムにおける急速に成長し続けている。作製したとして高k-金属ゲート論理素子における固有デバイス自己加熱により増大する電荷トラッピングを利用して,高k-金属ゲートCMOS技術のためのユニークな多重時間プログラマブルに埋め込まれた不揮発性メモリ要素,電荷トラップトランジスタ」(CTT)と呼ばれる,を導入した。CTTメモリデバイスを用いての機能性と実現可能性を22nm平面と14nm FinFET技術プラットフォーム,完全に機能的な製品プロトタイプメモリアレイを含む実証されている。これらトランジスタメモリ素子は高密度( 0.144μm~22nmと 0.082μmの2ビット~14nm技術のための2ビット),論理電圧適合と低ピークパワー動作(~4mW),及び添加プロセスの複雑さまたはマスクを用いない完全統合で拡張性のある埋込み不揮発性メモリのための優れた保持を提供する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 

前のページに戻る