文献

J-GLOBAL ID：201702276259167724   整理番号：17A0171580

自己比較手法に基づくハードウェアトロイの検出技術【JST・京大機械翻訳】

Hardware Trojan Detection Technology Based on the Self-Referencing Approach

著者 (5件)： Wang Qiao (School of IoT Engineering, Jiangnan Univerisity) ,  Yu Zongguang (School of IoT Engineering, Jiangnan Univerisity) ,  Zhou Yu (The 58th Research Institute, CETC) ,  Wang Lin (School of IoT Engineering, Jiangnan Univerisity) ,  Lei Shulan (The 58th Research Institute, CETC)
資料名： Bandaoti Jishu  (Bandaoti Jishu)
巻： 41  号： 10  ページ： 789-793,799  発行年： 2016年 
JST資料番号： C2378A  ISSN： 1003-353X  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： ハードウェアは近年のハードウェアセキュリティ分野における新しい脅威になっている。ハードウェアは集積回路設計の各段階において回路に挿入される可能性があり,一により修復不能となり,通信やセキュリティなどの領域に大きな損失をもたらす.本論文では,PLDSにおけるハードウェアのトロイのために,基準チップを必要としない自己比較ハードウェアトロイの検出技術を提案した。すなわち,回路に同じ繰返しの励起を加えることにより,異なる時間窓における励起電流値を比較し,回路にトロイが含まれているかどうかを判定する.本論文では,SMIC 0.18ΜM,0.13ΜM,65NM,55NMの4つの条件の下で,高レベル暗号化標準(AES)暗号化回路をシミュレーションし,MAHALANOBIS距離処理実験データと結合して,検出範囲を増加させた。シミュレーション結果は,データが分倍に改善され,フィールドプログラマブルゲートアレイ(FPGA)の測定データが3.5倍増加することを示した。実験結果は,自己比較に基づくハードウェアトロイの検出技術が,AES回路よりも2桁小さいハードウェアトロイを検出できることを示した。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： シミュレーション ,  電流 ,  FPGA ,  セキュリティ ,  暗号 ,  *検出法 ,  *ハードウェア ,  励起
準シソーラス用語： 時間窓 ,  *比較法 , 【Automatic Indexing@JST】

著者キーワード (6件)： hardware Trojan ,  self-referencing ,  AES ,  Mahalanobis distance ,  detection technology ,  field programmable gate array (FPGA)

分類 (1件)： データ保護  (JD01020V)

タイトルに関連する用語 (4件)： 自己 ,  比較手法 ,  ハードウェア ,  検出技術