文献

J-GLOBAL ID：201702279189247312   整理番号：17A0757307

強化された書き込み能力及び読み出し安定性を持つ低電力,高速FinFETベース6T SRAMセル【Powered by NICT】

A low power, high speed FinFET based 6T SRAM cell with enhanced write ability and read stability

著者 (4件)： Premavathi Rahaprian Mudiarasan (Department of Electrical and Computer Engineering, Illinois Institute of Technology, Chicago, USA) ,  Tong Qiang (Department of Electrical and Computer Engineering, Illinois Institute of Technology, Chicago, USA) ,  Choi Ken (Department of Electrical and Computer Engineering, Illinois Institute of Technology, Chicago, USA) ,  Lee Yunsik (School of ECE, UNIST, Ulsan, Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISOCC  ページ： 311-312  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,FinFETに基づく6T SRAMセルを提示した,分離した読取アクセスパスと書き込み経路,従来のシングルエンド5Tと従来の8T SRAMセルの利点を組み合わせて設計した。提案したSRAMセルは,それぞれ8t(従来の6T)と5T SRAMセルよりも電力遅延積(PDP)の面で書込み性能改善の70%と55%を達成した。提案したセルは従来の5T,6Tおよび8T細胞よりの78%保持0の1と40%静的電力削減を達成した。提案したセルは読取りSNM自由であり,また5Tおよび8T SRAMセルよりも良好な保持SNM,書き込み性能を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *SRAM ,  高速度 ,  *電力
準シソーラス用語： 電力遅延積 ,  *FinFET ,  低電力化 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (9件)： 強化 ,  書き込み ,  能力 ,  読み出し ,  安定性 ,  低電力 ,  FinFET ,  SRAM ,  セル