文献

J-GLOBAL ID：201702283203097281   整理番号：17A0756237

PIE:ディープニューラルネットワークにおける推論プロセスのためのパイプラインエネルギー効率の良い加速器【Powered by NICT】

PIE: A Pipeline Energy-Efficient Accelerator for Inference Process in Deep Neural Networks

著者 (6件)： Zhao Yangyang ,  Yu Qi ,  Zhou Xuda ,  Zhou Xuehai ,  Li Xi ,  Wang Chao
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICPADS  ページ： 1067-1074  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： は,フィールドプログラマブルゲートアレイ(FPGA)に基づくハードウェアアクセラレータによる深部ニューラルネットワーク(DNN)の推論プロセスを高速化するために新しい研究ホットな話題になっている。層間の層別構造とデータ依存性のために,以前の研究は,一般的に計算時間を短縮するために単層の固有の並列性に焦点を当てているが,層の間の並列性を無視している。本論文では,配管の二つの近接した層によるDNN推論計算を加速するPIEと名付けたパイプラインエネルギー効率加速器を提案した。異なる計算桁の二つの隣接した層を実現するにより,層の間のデータ依存性は弱くなることができる。層は出力を産生するとすぐに,次の層は,入力として出力をおよび他の計算法で直ちに並列計算を開始する。そのような方法で,隣接層の間の計算したパイプライン。Xilinx Zynq-7000FPGAを用いたZedboard開発キットに関する実験を行い,i74~6.0GHz IntelコアCPUとNVIDIA K40C GPUと比較した。実験の結果,PIEはCPUよりも4.82倍迅速であり,それぞれ355.35xおよび12.02xによるCPUとGPUのエネルギー消費を減らすことができることを示した。に加えて,層は連続で処理されることをないパイプライン法と比較して,PIEはほぼ50%の性能を改善した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 配管 ,  FPGA ,  並列演算 ,  CPU時間 ,  *エネルギー効率 ,  高速化 ,  単一層 ,  *加速器 ,  エネルギー消費 ,  層別
準シソーラス用語： 開発キット ,  データ依存性 ,  ハードウェアアクセラレータ , 【Automatic Indexing@JST】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： ディープニューラルネットワーク ,  推論 ,  プロセス ,  パイプライン ,  エネルギー効率 ,  加速器