文献

J-GLOBAL ID：201702284671791206   整理番号：17A0048554

65nm CMOSテクノロジのスタックフリー遅延ロックループと半ビット遅延ラインを備えた0.36 pJ/bit,0.025 mm² 12.5 Gbpsフォワードクロックレシーバ

A 0.36 pJ/bit, 0.025 mm${}^{¥text{2}}$, 12.5 Gb/s Forwarded-Clock Receiver With a Stuck-Free Delay-Locked Loop and a Half-Bit Delay Line in 65-nm CMOS Technology

著者 (6件)： Bae Woorham (Department of Electrical and Computer Engineering, College of Engineering, Seoul National University, Inter-University Semiconductor Research Center (ISRC), Seoul, Seoul, South KoreaSouth Korea) ,  Jeong Gyu-Seob (Department of Electrical and Computer Engineering, College of Engineering, Seoul National University, Inter-University Semiconductor Research Center (ISRC), Seoul, Seoul, South KoreaSouth Korea) ,  Park Kwanseo (Department of Electrical and Computer Engineering, College of Engineering, Seoul National University, Inter-University Semiconductor Research Center (ISRC), Seoul, Seoul, South KoreaSouth Korea) ,  Cho Sung-Yong (Department of Electrical and Computer Engineering, College of Engineering, Seoul National University, Inter-University Semiconductor Research Center (ISRC), Seoul, Seoul, South KoreaSouth Korea) ,  Kim Yoonsoo (AnaPass, Seoul, South Korea) ,  Jeong Deog-Kyoon (Department of Electrical and Computer Engineering, College of Engineering, Seoul National University, Inter-University Semiconductor Research Center (ISRC), Seoul, Seoul, South KoreaSouth Korea)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 63  号： 9  ページ： 1393-1403  発行年： 2016年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本稿では,電源およびエリア効率の高いフォワードクロック(FC)レシーバについて説明し,FCレシーバのジッタ耐性の分析も行う。 提案された設計では,デスキューに基づく遅延同期ループ(DLL)を採用することにより,ジッタ耐性が最大化される。サンプル交換型バンバン位相検出器(SS-BBPD)は,電圧制御ディレイライン(VCDL)の有限遅延範囲によって引き起こされるスタックロックを除去し,VCDLの必要遅延範囲を半減させる。 提案されたFC受信機は,65nmのCMOS技術で製造され,0.025mm²の有効面積を占める。12.5Gbpsのデータレートで,提案されたFC受信機は0.36pJ /ビットのエネルギー効率を示し,300MHzで1.4UIppの正弦波ジッタ耐性を示す。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST

シソーラス用語： *受信機 ,  半導体プロセス ,  同期回路 ,  *半導体集積回路 ,  電気障害 ,  ジッタ ,  *復調器 ,  バングバング制御 ,  耐性 ,  間隔 ,  電圧制御 ,  遅延線 ,  エネルギー効率 ,  伝送速度
準シソーラス用語： *レシーバ ,  CMOSプロセス ,  遅延ロックループ ,  *CMOS集積回路 ,  クロックジッタ ,  *位相検出器 ,  時間間隔 ,  *フォワードクロック ,  データレート

分類 (2件)： 変復調回路  (NC05050F) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： CMOS ,  テクノロジ ,  スタック ,  遅延ロックループ ,  ビット ,  遅延ライン ,  BIT