文献

J-GLOBAL ID：201702286556048593   整理番号：17A0180057

TBuffer:フラッシュに基づく主記憶システムのためのDRAMにおける尾部バッファを構築【Powered by NICT】

TBuffer: Constructing a Tail Buffer in DRAM for Flash-Based Main Memory System

著者 (6件)： Chen Zhengguo ,  Xiao Nong ,  Liu Fang ,  Chen Zhiguang ,  Chen Wei ,  Xing Yuxuan
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： HPCC/SmartCity/DSS  ページ： 276-283  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： DRAMとフラッシュメモリによって構成される超DIMMはエネルギー消費とスケーラビリティの観点から従来のDRAMに存在する課題に取り組むのに使用される有望な解決策である。このハイブリッドメモリシステムでは,DRAM主記憶とフラッシュの性能と耐久性ギャップに起因するフラッシュメモリのデータバッファとして使用されている。しかし,主記憶とフラッシュ間アクセス粒度の不一致は,DRAMベースバッファ錯体を形成する。一方,フラッシュの基本アクセスユニットをページである。しかし,各ページ内の冷間キャッシュラインからの熱いキャッシュラインを区別せずDRAMにおけるフラッシュの緩衝ページキャッシュ容量の廃棄物をもたらす。一方,汎用置換方式は高いヒット率に焦点を当て,フラッシュの特異性を考察し,性能と寿命オーバヘッドにリードしていない。本論文では,TBuffer,歴史を意識した同定とLazyFlushにより増強されたDRAMにおける付加的なバッファを提案した。履歴感知同定は,コールドキャッシュラインを追い出すとDRAMにおけるより高温キャッシュラインを保持することによりヒット率を増加させることができるが,LazyFlushは,フラッシング汚れた物体を遅らせ,フラッシュを記述する低減による性能と寿命を向上させることができる。トレース駆動シミュレーションによりTBufferを評価した。実験結果は,他の既存の方式よりも優れており,ヒット率を最大12%まで増やし,アクセス待ち時間を改善し平均19.7%の50.8%,平均16.6%寿命改善を達成することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： フラッシング ,  粒度 ,  フラッシュメモリ ,  シミュレーション ,  エネルギー消費 ,  待ち時間 ,  錯体 ,  *主メモリ ,  高温 ,  耐久性 ,  廃棄物 ,  *DRAM
準シソーラス用語： 特異性 ,  ヒット率 , 【Automatic Indexing@JST】

分類 (2件)： 記憶装置  (JC04060F) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： フラッシュ ,  主記憶 ,  DRAM ,  尾部 ,  バッファ ,  構築