文献

J-GLOBAL ID：201702287214190342   整理番号：17A0057854

SOIΩゲートナノワイヤ幅10nmまでのバックゲートバイアスの影響【Powered by NICT】

Back gate bias influence on SOI Ω-gate nanowire down to 10 nm width

著者 (6件)： Almeida L. M. (LSI/PSI/USP, University of Sao Paulo, Sao Paulo, Brazil) ,  Agopian P. G. D. (LSI/PSI/USP, University of Sao Paulo, Sao Paulo, Brazil) ,  Martino J. A. (LSI/PSI/USP, University of Sao Paulo, Sao Paulo, Brazil) ,  Barraud S. (CEA, LETI, Minatec Campus and University Grenoble Alpes, 38054 Grenoble, France) ,  Vinet M. (CEA, LETI, Minatec Campus and University Grenoble Alpes, 38054 Grenoble, France) ,  Faynot O. (CEA, LETI, Minatec Campus and University Grenoble Alpes, 38054 Grenoble, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： S3S  ページ： 1-5  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 初めて10nm幅シリコン-オン-絶縁体(SOI)オメガゲートナノワイヤ素子(W)に及ぼす主要なディジタルとアナログパラメータのバックゲートバイアス(V_B)の影響を調べた。より広いチャネルでは,高い負のV_Bのためのサブしきい値スイング(SS)とDIBL(ドレイン誘起障壁低下)は良好なチャネル閉じ込めに起因する減少した一方固有電圧利得は,調べたデバイス全体ではほとんど鈍感であることを観察した。10nm幅のオメガゲートナノワイヤでは,ディジタルとアナログの両パラメータでは観察されなかった関連する影響,11nm高さと丸みを帯びた構造では,構造物周辺のすべてのゲートのような効果的に働いていること。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： チャネル ,  *アナログ系 ,  構造物 ,  絶縁材料 ,  ディジタル方式 ,  絶縁体
準シソーラス用語： 電圧利得 ,  DIBL ,  サブ閾値 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： SOI ,  ゲート ,  ナノワイヤ