文献

J-GLOBAL ID：201702287281068715   整理番号：17A0055950

H.264の前方整数変換と量子化アルゴリズムの効率的なFPGAベースの実現【Powered by NICT】

An efficient FPGA based implementation of forward integer transform and quantization algorithm of H.264

著者 (5件)： Mukherjee Rohan (Department of Electronics & Electrical Communication Engineering, Indian Institute of Technology, Kharagpur, India) ,  Banerjee Anupam (Advanced Technology Development Centre, Indian Institute of Technology, Kharagpur, India) ,  Chakrabarti Indrajit (Department of Electronics & Electrical Communication Engineering, Indian Institute of Technology, Kharagpur, India) ,  Dutta Pranab Kumar (Department Electrical Engineering, Indian Institute of Technology, Kharagpur, India) ,  Ray Ajoy Kumar (Department of Electronics & Electrical Communication Engineering, Indian Institute of Technology, Kharagpur, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： DISCOVER  ページ： 283-288  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 整数変換はH.264を最近のビデオ符号化規格における入力ビデオの空間冗長性を利用するために使用されてきた。標準も量子化および逆量子化プロセスのための新しいアルゴリズムを導入した。本論文では,H.264ビデオコーデックの使用される前方整数変換と量子化アルゴリズムの実時間実行のための効率的なハードウェアアーキテクチャを提案する。順方向変換のための提案したハードウェアアーキテクチャは,加算器/減算器とシフタの最小数を用いた再構成可能なデータパスに基づいている。このハードウェアはリアルタイム応用のための完全なH.264ビデオ符号化システムの一部として使用されるように設計されている。Xilinx社のVirtex-4技術を用いて,順方向変換のための提案したアーキテクチャは,210MHzの最大周波数で運転を確認した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ハードウェア ,  *量子化 ,  減算器 ,  *アルゴリズム ,  録画装置 ,  計算機アーキテクチャ ,  *FPGA ,  データパス ,  冗長性 ,  加算器
準シソーラス用語： 再構成可能性 ,  実時間 ,  ビデオコーデック ,  ビデオ符号化 ,  *整数変換 , 【Automatic Indexing@JST】

分類 (2件)： テレビジョン一般  (ND12031N) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： 整数変換 ,  量子化 ,  アルゴリズム ,  FPGA