文献
J-GLOBAL ID:201702290020305554   整理番号:17A0363291

効率的な電力解析アプローチとその応用システムオンチップ設計へ【Powered by NICT】

Efficient power analysis approach and its application to system-on-chip design
著者 (2件):
資料名:
巻: 46  号: PA  ページ: 11-20  発行年: 2016年 
JST資料番号: H0781A  ISSN: 0141-9331  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: オランダ (NLD)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
低電力はシステムオンチップ(SoC)設計においてより重要な性能指標になりつつある。べき関数は入力パターンにより大きく決定される。これらのパターンの特性は,電力消費に大きな影響を持っている。本論文では,SoCの設計では,様々な知的財産権(IP)コアと相互接続/バスの平均電力消費を分析することを支援することを予め定義された統計的特性をもつ入力パターンを用いた電力推定技術を実証した。遺伝的アルゴリズム(GA)を電力推定手順中の入力信号の系列の生成に適用した。GAを同時にパターンの最終解を影響する入力信号特性を最適化した。,高レベルでの個々のIPコアとバスに対して実行されるモンテカルロ零遅延シミュレーション。これらコア/バスの簡単な添加により,新しいマクロモデル関数によって予測した。メタモデリング法を採用した結果の品質のための現実的なデータの精度を改善する。IPベースのSoCシステムを用いた実験では,平均誤差は11.42%と推定された。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
集積回路一般  ,  汎用演算制御装置 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る