文献

J-GLOBAL ID：201102201698986676   整理番号：11A1900736

ルーフラインモデルに基づくベクトルプロセッサ向けプログラム最適化戦略

A Performance Tuning Strategy Based on the Roofline Model for Vector Processors

著者 (7件)： 佐藤義永 (東北大) ,  永岡龍一 (東北大) ,  撫佐昭裕 (NEC) ,  江川隆輔 (東北大) ,  滝沢寛之 (東北大) ,  岡部公起 (東北大) ,  小林広明 (東北大)
資料名： 情報処理学会論文誌トランザクション(CD-ROM)  (情報処理学会論文誌 Computer Vision and Applications(CD-ROM))
巻： 2011  号： 1  ページ： ROMBUNNO.KONPYUTINGUSHISUTEMU,VOL.4,NO.3,77-87  発行年： 2011年10月15日 
JST資料番号： L7379A  ISSN： 1882-7772  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ベクトルプロセッサにおけるピーク演算性能に対するメモリバンド幅(Bytes/Flop,以下,B/F)は年々減少している。このため近年のベクトルプロセッサは,低下するB/Fを補うためにキャッシュメモリを搭載している。本研究の目的は,キャッシュメモリを有するベクトルプロセッサにおいて高い実行効率を実現するプログラム最適化手法を確立することである。複数のプログラム最適化手法を適用する場合,各々の最適化パラメータにおいてトレードオフが存在する。さらに,これらの最適化を併用する場合には互いの最適化パラメータが影響しあうため,体系的に最良のトレードオフを探索するプログラム最適化戦略が求められる。本論文では,キャッシュを有するベクトルプロセッサの性能を引き出すためのプログラム最適化戦略を提案する。最適化戦略では,最適化の対象となるプログラムのボトルネックをルーフラインモデルにより解析し,ボトルネックを改善する最適化手法を対象プログラムに施す。また,最適化手法として本論文では,ループ変換によるプログラム最適化であるループアンローリングとキャッシュブロッキングに着目する。さらに適用する最適化パラメータは,グリーディサーチアルゴリズムによる探索で決定する。そして,複数のアプリケーションを用いて実効性能と消費エネルギーを評価し,本提案手法の優位性を示す。評価結果より,提案手法を用いることで実効性能が改善でき,さらに消費エネルギーを大幅に削減できることが明らかになった。(著者抄録)

シソーラス用語： *ベクトルプロセッサ ,  *キャッシュメモリ ,  最適化 ,  *最適化手法 ,  モデル ,  パラメタリゼーション ,  計算機アルゴリズム ,  省エネルギー ,  性能評価
準シソーラス用語： プログラム最適化 ,  ルーフラインモデル ,  欲張りアルゴリズム

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  記憶方式  (JC02040V) ,  その他のオペレーションズリサーチの手法  (KA03070E)

引用文献 (22件)：

• 1) Oliker, L., Carter, J., Wehner, M., Canning, A., Ethier, S., Mirin, A., Parks, D., Worley, P., Kitawaki, S. and Tsuda, Y.: Leading Computational Methods on Scalar and Vector HEC PIatfc)rms, sc仍: Proc.2005.ACM/ZEEE conference on Super- computing (2005).
• 2) Kobayashi, H.: lmplication of Memory Performance in Vector-Farallel and Scalar- Parallel HEC Systems,伍gんPerformance Computing on Vector Systems 2006. Resch, M, Bonisch, T・, Tiyyagura, S., FuruiT., Seo,Y. and Bez, W.(Eds.), pp.21-50, Springer Berlin Heidelberg (2007).
• 3) Kobayashi, H., Musa, A., Sato, Y., Takizawa, H. and Okabe, K.: The Potential of On-Chip Melnory Systems fbr Future Vector Architectures, High Performance Computing on Vector Systems 200Z Resch, M,, Roller, S., Lammers, R, FuruちT., Galle, M. and Bez, W. (Eds.), pp.247-264, Springer Berlin Heidelberg (2008).
• 4) Dunigan Jr., T.H., Vetter, J.S., White III, J.B. and Worley, P.H.: Performance Evaluation of the Cray X1 Distributed Shared-Memory Architecture, IEEE Micro, Vo1.25, pp.30-40(2005).
• 5) Kobayashi, H., EgawaりR., Takizawa,H,4ka,be, K., Musa,A, Soga, T. and Shimomura, Y.:First Experiences with NEC SX-9, High Performance Comput-ing on tlector Systems ,2008, Resch, M., Roller, S., Benkert, K., Galle, M., Bez, W,,Kobayashi,H.and Hiirayama, T.(Eds,), pp.3-11, Springer Berlin Heidelberg (2009).

タイトルに関連する用語 (3件)： ベクトルプロセッサ ,  最適化 ,  戦略