特許
J-GLOBAL ID:201103095535632876
半導体集積回路、スキャン回路設計方法、テストパターン生成方法、および、スキャンテスト方法
発明者:
,
出願人/特許権者:
代理人 (3件):
原 謙三
, 木島 隆一
, 金子 一郎
公報種別:特許公報
出願番号(国際出願番号):特願2004-225962
公開番号(公開出願番号):特開2006-047013
特許番号:特許第4437719号
出願日: 2004年08月02日
公開日(公表日): 2006年02月16日
請求項(抜粋):
【請求項1】 スキャン方式で設計された半導体集積回路において、
複数のフリッププロップからなってシフトレジスタとして動作し、少なくとも一箇所で複数のシフト経路に分岐するツリー状構成をなす第1のスキャンチェーンと、
シリアルに接続された複数のフリップフロップからなってシフトレジスタとして動作し、前記第1のスキャンチェーンの分岐された前記各シフト経路の末端のフリッププロップからのスキャンデータをパラレルに受け取る第2のスキャンチェーンとの組合せを単位とするスキャン設計回路を備えていることを特徴とする半導体集積回路。
IPC (3件):
G01R 31/28 ( 200 6.01)
, H01L 21/822 ( 200 6.01)
, H01L 27/04 ( 200 6.01)
FI (3件):
G01R 31/28 G
, G01R 31/28 P
, H01L 27/04 T
引用特許:
前のページに戻る