特許

J-GLOBAL ID：201203011212881930

半導体記憶装置

発明者： 根橋 竜介 ,  崎村 昇 ,  杉林 直彦 ,  本庄 弘明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実
公報種別：再公表公報
出願番号（国際出願番号）：JP2009068064
公開番号（公開出願番号）：WO2010-047328
出願日： 2009年10月20日
公開日（公表日）： 2010年04月29日
要約：

半導体記憶装置は、複数のメモリセルを備えるメモリアレイを具備する。複数のメモリセルは、偶数行および奇数行のいずれか一方に沿って配置された第1メモリセル及び第3メモリセルと、他方に沿って配置された第2メモリセルとを備える。複数のメモリセルの各々は、セル内配線に一端を接続された磁気抵抗素子を含み、行方向に沿った辺の少なくとも一方の辺の中央部に、前記セル内配線を含む凸部を有する。第2メモリセルの凸部は、第1メモリセルの凸部と第3メモリセルの凸部との間に形成される凹部に向いて配置される。

請求項（抜粋）：

複数のメモリセルを備えるメモリアレイを具備し、 前記複数のメモリセルは、 偶数行および奇数行のいずれか一方に沿って配置された第1メモリセル及び第3メモリセルと、 他方に沿って配置された第2メモリセルと を備え、 前記複数のメモリセルの各々は、 セル内配線に一端を接続された磁気抵抗素子を含み、 行方向に沿った辺の少なくとも一方の辺の中央部に、前記セル内配線を含む凸部を有し、 前記第2メモリセルの前記凸部は、前記第1メモリセルの前記凸部と前記第3メモリセルの前記凸部との間に形成される凹部に向いて配置される 半導体記憶装置。

IPC (5件)：

H01L 27/105 ,  H01L 21/824 ,  H01L 29/82 ,  H01L 43/08 ,  G11C 11/15

FI (5件)：

H01L27/10 447 ,  H01L29/82 Z ,  H01L43/08 Z ,  G11C11/15 140 ,  G11C11/15 150

Fターム (27件)：

4M119AA01 ,  4M119AA05 ,  4M119AA11 ,  4M119AA17 ,  4M119BB01 ,  4M119CC05 ,  4M119DD17 ,  4M119DD25 ,  4M119DD26 ,  4M119DD33 ,  4M119DD47 ,  4M119EE23 ,  4M119EE27 ,  4M119FF05 ,  4M119FF06 ,  4M119FF13 ,  4M119FF15 ,  4M119FF17 ,  5F092AA03 ,  5F092AA12 ,  5F092AB08 ,  5F092AC12 ,  5F092AD03 ,  5F092AD23 ,  5F092AD25 ,  5F092AD26 ,  5F092BC03