文献

J-GLOBAL ID：201302286613263883   整理番号：13A1690833

PEACH2におけるパイプライン実行の検討

A study of pipeline execution on PEACH2

著者 (5件)： 宮島敬明 (慶応大 理工) ,  久原拓也 (慶応大 理工) ,  塙敏博 (筑波大) ,  THOMAS David (Imperial Coll. London, GBR) ,  天野英晴 (慶応大 理工)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 221(RECONF2013 20-38)  ページ： 79-84  発行年： 2013年09月11日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： PEACH2(PCI-Express Adaptive Communication Hub2)は,筑波大学を中心として開発が行われているスーパーコンピュータHA-PACSのノード内・ノード間通信機能を強化する機構である。各PEACH2の持つPCIeを介してGPU同士の直接通信を行い,通信遅延の低減,バンド幅の増強を実現している。HA-PACSの様に,複数台のアクセラレータを持つクラスタ環境では,アプリケーション内のデータ並列性を利用して実効性能を向上させるのが一般的である。しかし,並列度を上げれば上げるほど,演算に必要なデータとそれを転送するバンド幅を必要となり,並列度の向上のボトルネックとなってしまう。タスク並列性とパイプライン化によって,必要となるデータ量を一定に保ちながら高い実効性能を得ることができるが,実装に際して中間データの保持方法などを考慮しなければならない。本稿では,PEACH2を搭載したノード上でのタスク間パイプラインの実現可能性を検討した。その結果,2GPUでの実行で1GPUでの実行よりも30%程度の実行時間短縮が実現された。(著者抄録)

シソーラス用語： *スーパコンピュータ ,  通信装置 ,  通信 ,  *通信技術 ,  遅れ ,  帯域幅 ,  マイクロプロセッサ ,  専用プロセッサ ,  *パイプライン処理 ,  時間
準シソーラス用語： GPU【プロセッサ】 ,  *ノード内・ノード間通信機能 ,  機械間通信 ,  実行時間 ,  通信遅延

分類 (1件)： ディジタル計算機ハードウェア一般  (JC04010C)

タイトルに関連する用語 (1件)： パイプライン