文献

J-GLOBAL ID：201402298885317562   整理番号：14A1020279

リングセグメント型GALSシステムを対象とした分散型非同期式アービタ

A distributed asynchronous arbiter for ring segmented bus type GALS systems

著者 (6件)： 小田桐由樹 (岡山県大 大学院情報系工学研究科) ,  赤利昌紀 (岡山県大 大学院情報系工学研究科) ,  近藤真史 (川崎医療福祉大 医療技術) ,  横川智教 (岡山県大 情報工) ,  佐藤洋一郎 (岡山県大 情報工) ,  有本和民 (岡山県大 情報工)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 125(MSS2014 1-50)  ページ： 237-242  発行年： 2014年07月02日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： GALSシステムに内蔵される非同期バスの一つとして,環状のバスを複数のセグメントに分割した上で,それらを動的に接続するリングセグメントバス(RSB)が提案されているが,バスの制御を単一のアービタで集中的に管理しているため拡張性に欠けるという問題がある。そこで本研究では,バスの制御を分散的に行う非同期式アービタの構成法について検討する。このアービタは,システムを構成するクロックドメイン(CD)にセルを付加する形態であるため,CDの追加等にも容易に対応することができる。さらに,RSBでは環状のバスから最短経路を選んで接続する必要があるが,その距離判定に実装時の配線遅延を利用することで,より効率的なデータ転送を実現している。これに基づいたアービタを非同期式回路合成ツールPetrifyで設計し,シミュレーションにより動作を確認している。(著者抄録)

シソーラス用語： *システム ,  *非同期回路 ,  分散【dispersion】 ,  *電子回路 ,  伝送線路 ,  計算機アーキテクチャ ,  遅れ ,  リング ,  セグメント ,  論理合成 ,  シミュレーション
準シソーラス用語： *アービタ ,  バス【コンピュータ】 ,  配線遅延

分類 (1件)： 制御方式  (JC02030K)

引用文献 (9件)：

• K.Inoue, et al,"Schedule-Clock-Tree Routing for Semi-Synchronous Circuits," IEICE Trans. Fundamentals, Vol.82, No.11, pp.2431-2439,1999.
• M.Krstic, et al,"Globally Asynchronous Locally Synchronous Circuits:Overview and Outlook,"IEEE Design Test of Computers, Vol.24, No.5, pp.430-441,2007.
• J.Plosila, et al,"Implementation of a self-timed segmented bus,"IEEE Design Test of Computers, Vol.20, No.6, pp.44- 50,2003.
• M.Kondo, et al,"A ring segmented bus architecture for globally asynchronous locally synchronous system,"Proc. ICECSD'09, pp.596-601,2009.
• 近藤 真史,他,"Globally Asynchronous Locally Synchronous Systemにおける非同期バスの一構成法,"電子情報通信学会論文誌D,Vol.J96-D, No.4, pp.913-925,2012.

タイトルに関連する用語 (3件)： セグメント ,  同期式 ,  アービタ