文献

J-GLOBAL ID：201402299559153700   整理番号：14A0046737

マーチングメモリスルータイプを用いたNoCルータ

NoC routers using the marching memory through type

著者 (8件)： 安戸僚汰 (慶応大) ,  加賀美崇紘 (慶応大) ,  天野英晴 (慶応大) ,  中瀬泰伸 ,  渡邊政志 (ルネサスエレクトロニクス) ,  大石司 (ルネサスエレクトロニクス) ,  清水徹 (ルネサスエレクトロニクス) ,  中村維男 (慶応大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 324(CPSY2013 58-72)  ページ： 71-76  発行年： 2013年11月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 我々はメニーコアにおけるチップ内ネットワーク(Network-on-Chip,NoC)を低消費電力化する方法として,マーチングメモリスルータイプを用いたルータを提案する。マーチングメモリスルータイプは,高速,低電力,小容量のFIFO構造をしたメモリである。本報告では,このメモリをインプットバッファとして使用したNoCルータをVerilog HDLで設計し,消費電力を評価した。一般のレジスタ利用のルータと比較した結果,28.8%電力が削減された。データ依存性を考慮した場合はさらに電力削減が期待される。(著者抄録)

シソーラス用語： *超LSI ,  *相互結合網 ,  *ルータ【通信】 ,  *バッファメモリ ,  消費電力 ,  FIFO ,  ハードウェア記述言語 ,  レジスタ ,  マイクロプロセッサ ,  計算機アーキテクチャ ,  パイプライン処理 ,  記憶制御
準シソーラス用語： NoC ,  チップ内ネットワーク ,  低消費電力 ,  マーチングメモリスルータイプ ,  Verilog ,  メニーコア・プロセッサ

分類 (2件)： 記憶方式  (JC02040V) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (2件)： NoC ,  ルータ