文献

J-GLOBAL ID：201502207320779271   整理番号：15A0922386

エネルギーの等パーティション伝送ラインカプラを使用した8.5Gb/秒/リンクマルチドロップバスの解析と設計

Analysis and Design of an 8.5-Gb/s/Link Multi-Drop Bus Using Energy-Equipartitioned Transmission Line Couplers

著者 (5件)： KOSUGE Atsutake (Keio Univ., Yokohama, JPN) ,  ISHIZUKA Shu (Keio Univ., Yokohama, JPN) ,  TAGUCHI Masao (Keio Univ., Yokohama, JPN) ,  ISHIKURO Hiroki (Keio Univ., Yokohama, JPN) ,  KURODA Tadahiro (Keio Univ., Yokohama, JPN)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 62  号： 8  ページ： 2122-2131  発行年： 2015年08月 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文は,全てのポートに等エネルギーの信号レベルを供給し,信号分岐で伝送ラインカプラを使用し,受信マージンを向上出来るマルチドロップバスの理論解析と設計技術を研究した。設計は,FR4テストボードを備えた3D電磁界シミュレータ,及びシミュレーションを通じて,分化パルスのカット特性,低周波成分,ヒステリシス特性,受信パルス回復等を最適化した。90nmCMOSプロセスでチップを作成し,本設計を確認し,8ドロップ・マルチドロップ・バスシステムの実験で,8.5Gb/秒/リンクに於けるBERが10^-14以下であることを確認した。受信機の消費電力は1.2V電源電圧で,75.6mWであった。

シソーラス用語： *伝送線路 ,  *方向性結合器 ,  *データベース ,  *データバス ,  信号レベル ,  半導体プロセス ,  誤り率 ,  消費電力 ,  応用プログラム
準シソーラス用語： BER【誤り率】 ,  CMOSプロセス ,  *カプラ ,  *データパーティション ,  高周波 3 次元電磁界シミュレータ ,  低消費電力 ,  *伝送ライン

分類 (2件)： 半導体集積回路  (NC03162T) ,  計算機シミュレーション  (JE11000H)

タイトルに関連する用語 (7件)： エネルギー ,  パーティション ,  伝送ライン ,  カプラ ,  秒 ,  解析 ,  設計