{{ $t("message.ADVERTISEMENT") }}
{{ $t("message.AD_EXPIRE_DATE") }}2024年03月
文献
J-GLOBAL ID:201602219729836710   整理番号:16A0143514

統計的コンパレータを用いたアナログ-ディジタル変換回路の性能解析

Performance Analysis of Analog to Digital Converter Based on Stochastic Comparator
著者 (6件):
資料名:
巻: 115  号: 373(ICD2015 63-95)  ページ: 123-128  発行年: 2015年12月10日 
JST資料番号: S0532B  ISSN: 0913-5685  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
統計的コンパレータのランダムなオフセット電圧ばらつきを解析し,統計的コンパレータを用いたアナログ-ディジタル変換回路(ADC)の性能評価モデルを提案した。まず,統計的コンパレータの分解能と他のパラメータの関係を確率密度関数で表現した。そして,統計的コンパレータの歩留まりを計算するために各デザインパラメータと性能の関係を導いた。このときに,複雑な厳密計算を避け,出力コードの各アナログステップ間の相関を無視する近似を用いることで解析的なモデル構築を行った。そして,モンテカルロシミュレーションにより,計算結果の妥当性を確認した。歩留まりが0.8以上という現実的な値ではこのパフォーマンスモデルは統計的ADCの正確な歩留まりを計算できることを示した。この結果を用いて,キャリブレーションを行うADCとキャリブレーションを行わないADCの性能を定量的に比較し,キャリブレーションによりADCの分解能を約2ビット改善できることを示した。(著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
AD・DA変換回路 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る