文献

J-GLOBAL ID：201602232679811110   整理番号：16A0877569

SPI DeviceNetプロトコルコンバータのEFT研究【Powered by NICT】

EFT research of SPI-DeviceNet protocol converter

著者 (2件)： Jia Chao (Tianjin Key Laboratory of Control Theory & Applications in Complicated Systems, Tianjin University of Technology, Binshui Xidao 391, Tianjin, China) ,  Cao Shiqin (Tianjin Key Laboratory of Control Theory & Applications in Complicated Systems, Tianjin University of Technology, Binshui Xidao 391, Tianjin, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICMA  ページ： 846-850  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電子機器の急速な発展に伴い,電磁適合性の問題は,ホットな話題となっている。良好な電磁両立性は,装置のやすい機能の保護である。過渡パルス干渉の機構の解析に基づいて,SPI-DeviceNetプロトコル変換器のために提案した包括的なEFT抑制法。水晶発振回路構造の改善により,高周波干渉抑制の能力を向上させるためにフェライトビーズ電源回路にした単離とシールド対策DeviceNet信号線のコモンモード干渉と配線板のレイアウトを抑制するDeviceNetの駆動回路における添加したコモンモードチョークコイル,配線も最適化した。同時に,アンチジャミング法は,ソフトウェア,ディジタルフィルタリング,ウォッチドッグタイマ,データ冗長性などを含むで使用されている。結果はSPI DeviceNetプロトコルコンバータの抗-干渉能が改善されることを示し,これはEFT/B4段階免疫試験の要求を満たすことができる。さらに,方法は,類似した流動地盤(保護接地)装置の高速過渡パルス群干渉の研究のための参照を提供できない。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 配線 ,  電磁両立性 ,  駆動回路 ,  接地 ,  最適化 ,  HF【周波数】 ,  電子装置 ,  *干渉 ,  高速度 ,  冗長性
準シソーラス用語： デジタルフィルタリング ,  コモンモード ,  電源回路 ,  干渉抑制 ,  プロトコル変換 , 【Automatic Indexing@JST】

分類 (2件)： 計算機網  (JC03000K) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： SPI ,  プロトコル ,  コンバータ ,  研究