文献

J-GLOBAL ID：201602237043498686   整理番号：16A0616946

アクセスパターンに基づく多層バス仮想化コントローラ【Powered by NICT】

Access pattern based multi-layer bus virtualization controller

著者 (5件)： Hussain Tassadaq (Riphah Int. Univ., Islamabad, Pakistan) ,  Palomar Oscar (Comput. Sci., Barcelona Supercomput. Center, Barcelona, Spain) ,  Cristal Adrian (Comput. Sci., Barcelona Supercomput. Center, Barcelona, Spain) ,  Ayguade Eduard (Comput. Sci., Barcelona Supercomput. Center, Barcelona, Spain) ,  Haider Amna
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IBCAST  ページ： 173-178  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Mooreの法則を証明するために,将来のマルチコアアーキテクチャは異種プロセッサ,メモリ,アナログ部品の膨大な数を持つであろう。チップアーキテクチャ上のネットワークは高いレイテンシ問題のためにこのようなシステムには適していない。プロセッサコアの増加に伴い,システムは,アドレス変換遅延,データ管理遅延とタイミングの問題に直面している。本論文では,パターンに基づくネットワーク仮想化コントローラ(PNVC)と呼ばれるチップアーキテクチャ上での高速と低電力ネットワークを開発した。PNVCは,オンチップデータ通信を扱い,多重バスシステムを管理するパターン記述子を使用した。パターン記述子はプログラマがデータアクセスパターンの構造とデータアクセス待ち時間を低減するバスの数を決定することを可能にした。異なるデータ転送パターンを管理する知的アルゴリズム。提案されたコントローラの性能を検証するために,Xilinx Virtex VII FPGA VC707ボード上でそれを実行する。コントローラが様々なシナリオを与えることが可能であることを検証するために,種々の実験を行った。結果はPNVCは1.9倍少ないハードウェア資源を消費し,1.68倍までバス帯域幅を改善し,様々な応用カーネルのための3.64の最大スピードアップを達成することを示した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 統制索引語 ,  データ管理 ,  データ通信 ,  待ち時間 ,  高速化 ,  FPGA ,  高速度 ,  データ転送 ,  *制御装置 ,  帯域幅
準シソーラス用語： データアクセス ,  オンチップ ,  マルチコアアーキテクチャ ,  *仮想化 ,  *アクセスパターン , 【Automatic Indexing@JST】

分類 (2件)： パターン認識  (JE07000S) ,  レーダ  (ND13010H)

タイトルに関連する用語 (5件)： アクセスパターン ,  多層 ,  バス ,  仮想化 ,  コントローラ