文献

J-GLOBAL ID：201602250337416246   整理番号：16A0601535

スピン移動トルクMRAMベースオンチップキャッシュにおけるリードオンリーメモリの埋込み【Powered by NICT】

Embedding Read-Only Memory in Spin-Transfer Torque MRAM-Based On-Chip Caches

著者 (5件)： Xuanyao Fong (Sch. of Electr. & Comput. Eng., Purdue Univ., West Lafayette, IN, USA) ,  Venkatesan Rangharajan (Sch. of Electr. & Comput. Eng., Purdue Univ., West Lafayette, IN, USA) ,  Dongsoo Lee (IBM T. J. Watson Res. Center, Yorktown Heights, NY, USA) ,  Raghunathan Anand (Sch. of Electr. & Comput. Eng., Purdue Univ., West Lafayette, IN, USA) ,  Roy Kaushik (Sch. of Electr. & Comput. Eng., Purdue Univ., West Lafayette, IN, USA)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 24  号： 3  ページ： 992-1002  発行年： 2016年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： アレイの各columnnにおける余分なビット線を添加することによりスピン移動トルクMRAM(STT-MRAM)アレイの読出し専用メモリ(ROM)を埋込むための設計手法を提案した。,異なる可能性がある,RAMとROMデータは同じビットセルの中に保存されるとROM容量はRAM容量より大きい。さらに,筆者らが提案したROM埋め込み法は,ビットセルトポロジーはSTT-MRAMビットセルのものと同一である,抵抗メモリ技術に適用可能である。追加センス増幅器は周辺回路が必要である,埋込みROMの総面積ペナルティを最小化する領域最適化された周辺回路を提案した。著者らの解析は,ROM,RAMとしてメモリの性能における面積オーバヘッドを用いず,またいかなるペナルティなしSTT-MRAMアレイ中に埋込まれたかもしれないことを明らかにした。さらに,著者らのシミュレーションは,埋め込まれたROMはそのL2キャッシュのためのROM埋め込みSTT-MRAMを用いたプロセッサのサイクルあたり命令数を30%程度改善とルックアップテーブルを用いた応用を加速するために使用されるかもしれないことを示した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ROM【メモリ】 ,  センス増幅器 ,  高速化 ,  最適化 ,  *記憶装置 ,  ルックアップテーブル ,  ペナルティ ,  *キャッシュメモリ
準シソーラス用語： 指令 ,  最小化 ,  周辺回路 ,  抵抗メモリ ,  設計手法 ,  ビット線 ,  *スピントルク , 【Automatic Indexing@JST】

著者キーワード (9件)： STT-MRAM ,  機能評価の高速化 ,  キャッシュメモリ ,  新興技術 ,  磁気RAM ,  不揮発性RAM ,  読出し専用メモリ(ROM) ,  ROM埋め込まれたスピン移動トルク(STT)MRAM(R-MRAM) ,  シミュレーション

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： スピン移動トルク ,  MRAM ,  リードオンリーメモリ ,  埋込み