文献

J-GLOBAL ID：201602251642467710   整理番号：16A0977925

サブ20nmフィン幅と高アスペクト比InGaAs FinFET【Powered by NICT】

High aspect ratio InGaAs FinFETs with sub-20 nm fin width

著者 (5件)： Vardi Alon (Microsystems Technology Laboratories, Massachusetts Institute of Technology (MIT), Cambridge, 02139, U.S.A) ,  Lin Jianqiang (Microsystems Technology Laboratories, Massachusetts Institute of Technology (MIT), Cambridge, 02139, U.S.A) ,  Wenjie Lu (Microsystems Technology Laboratories, Massachusetts Institute of Technology (MIT), Cambridge, 02139, U.S.A) ,  Zhao Xin (Microsystems Technology Laboratories, Massachusetts Institute of Technology (MIT), Cambridge, 02139, U.S.A) ,  del Alamo Jesus A. (Microsystems Technology Laboratories, Massachusetts Institute of Technology (MIT), Cambridge, 02139, U.S.A)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： VLSI Technology  ページ： 1-2  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS互換フロントエンドプロセスにより作製したサブ20nmフィン幅をもつ自己整合InGaAs FinFETを実証した。7nmと狭いフィン,フィンアスペクト比が5を超えると20nmと短いゲート長のデバイスは精度ドライエッチングとディジタルエッチングを用いて作製した。デバイスは,ゲートの端から20~30nmであることを自己整合型金属コンタクトを特徴とする。L_g=30nm,W_f=22nmとチャネル高さ40nmのFinFETはV_DS=0.5Vで1400μS/μmの相互コンダクタンスを示した。W_fに正規化した場合,これはすべてのIII-V FinFET間の記録値は,著者らのデバイス構造は,フィン側壁に沿った伝導の効率的な使用をすることを示した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 正規化 ,  ドライエッチング ,  素子構造 ,  自己整合 ,  チャネル ,  *アスペクト比 ,  *フィン ,  相互コンダクタンス ,  *ヒ化ガリウムインジウム ,  CMOS
準シソーラス用語： ゲート長 ,  FEOL ,  *FinFET ,  *高アスペクト比 , 【Automatic Indexing@JST】

分類 (4件)： 図形・画像処理一般  (JE04010I) ,  生体計測  (EL03020C) ,  半導体集積回路  (NC03162T) ,  データ保護  (JD01020V)

タイトルに関連する用語 (5件)： サブ ,  フィン ,  高アスペクト比 ,  InGaAs ,  FinFET