文献

J-GLOBAL ID：201602252858882724   整理番号：16A0069769

CMOS集積2次元垂直H allセンサ回路の設計【Powered by NICT】

Design of CMOS integrated 2D vertical Hall sensor circuit

著者 (3件)： Huang Haiyun (School of Electronic Sci. and Technol., Fac. of Electronic Information and Electronic Engineering, Dalian Univ. of ...) ,  Wang Dejun (School of Electronic Sci. and Technol., Fac. of Electronic Information and Electronic Engineering, Dalian Univ. of ...) ,  Xu Yue (Coll. of Electronic Sci. & Engineering, Nanjing Univ. of Posts and Telecommunications, Nanjing)
資料名： Dianzi Celiang Yu Yiqi Xuebao  (Dianzi Celiang Yu Yiqi Xuebao)
巻： 29  号： 9  ページ： 1295-1301  発行年： 2015年 
JST資料番号： C2677A  ISSN： 1000-7105  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 大きなオフセット電圧と低磁場感度はCMOSで集積化された2次元垂直H allセンサの用途を大きく制限した。本論文で提案した2次元垂直H allセンサのための新しいオフセット取り消しと信号増幅回路。それはH allオフセットを効果的に除くため2相スピニング電流変調技術と相関二重サンプリング復調法の両方を適用した。さらに,同じ倍率,軸H all信号増幅誤差を避ける,とXとY軸に入力2次元Hall信号を処理するための信号多重化技術を使用し,電力消費をかなり低減する。この回路は,CSMC社の0.8μm高電圧CMOSプロセスに基づいて設計した。シミュレーションは,回路は2軸弱H all信号の増幅を実現し,磁場強度に比例したHall電圧出力を線形化できることを示した。最小許容入力H all信号は0.4mVであり,最大H allオフセット電圧は40mV以下であった。出力H all電圧の線形性は99.9%より大きくなると静的電力消費は20mW以下である。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： 電力消費 ,  オフセット ,  線形性 ,  高電圧 ,  信号増幅 ,  電圧 ,  復調 ,  *二次元 ,  信号多重化 ,  電流制御 ,  *センサ ,  *CMOS
準シソーラス用語： 磁場強度 ,  CMOSプロセス ,  オフセット電圧 , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (6件)： CMOS ,  集積 ,  2次元 ,  垂直 ,  ALL ,  設計