文献

J-GLOBAL ID：201602254189999001   整理番号：16A1173619

マルチFPGAプロトタイピング探査のためのタイミング駆動FPGA間ルーティングを用いた【Powered by NICT】

Using Timing-Driven Inter-FPGA Routing for Multi-FPGA Prototyping Exploration

著者 (7件)： Farooq Umer ,  Chotin-Avot Roselyne ,  Azeem Moazam ,  Cherif Zouha ,  Ravoson Maminionja ,  Khan Saqib ,  Mehrez Habib
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： DSD  ページ： 641-645  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マルチFPGAプロトタイピングのために,その低コスト,高速,実世界試験はますます複雑な設計のプレシリコン検証のための今日極めて一般的になっている。本研究では,複雑なディジタル設計のマルチFPGAベースプロトタイピングを分析し,最適化するために使用される新規探査流を示した。この流れでは,最適化された分子間FPGAルーティングへのベンチマーク生成から出発して,エンドツーエンドの経験を示した。間FPGAルーティングでは,タイミング駆動アプローチは,以前に使用した配線可能性駆動アプローチの代わりに用いた。十大設計は流れの一般的なツールを用いて生成し,ボード間FPGA飛跡の数にFPGAの数の効果が発生設計の性能で観察された。包括的実験を行い,この六FPGAを用いたFPGAボードは最良のシステム周波数結果を与えることを明らかにした。さらに,配線可能性とタイミング駆動アプローチの実行時間比較は,配線可能性駆動アプローチと比較して,タイミング駆動アプローチは,平均して,消費46%少ない時間同じか良好な周波数結果を与えることを明らかにした。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 最適化 ,  ベンチマーク ,  *FPGA ,  周波数 ,  高速度 ,  エンドツーエンド方式 ,  *プロトタイピング ,  ディジタル方式 ,  配線 ,  *経路選定 ,  *通信操作
準シソーラス用語： 実行時間 ,  ローコスト , 【Automatic Indexing@JST】

分類 (3件)： 専用演算制御装置  (JC04030Y) ,  集積回路一般  (NC03161C) ,  信号理論  (ND02020G)

タイトルに関連する用語 (5件)： マルチ ,  FPGA ,  プロトタイピング ,  探査 ,  ルーティング