文献
J-GLOBAL ID:201602256678005272   整理番号:16A0602509

HEVC(高効率映像符号化のための結合型デブロッキングフィルタとSAOハードウェアアーキテクチャ【Powered by NICT】

A Combined Deblocking Filter and SAO Hardware Architecture for HEVC
著者 (7件):
資料名:
巻: 18  号:ページ: 1022-1033  発行年: 2016年 
JST資料番号: W1116A  ISSN: 1520-9210  CODEN: ITMUF8  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
最新のビデオ符号化標準高効率ビデオ符号化(HEVC)はビデオストリーミング,より良いビデオ品質,高分解能のための高まる需要を満たすためにH.264/AVCと比較して符号化効率における50%の改善を提供する。デブロッキングフィルタ(DF)とサンプル適合オフセット(SAO)は,HEVC符号化器で重要な役割を果たし,SAOはHEVCにおける新たに採用した。ビデオ符号器における高スループット要求のために,データ依存性,外部メモリトラフィック,オンチップメモリ領域のような設計課題はより重要になった。これらの問題を解決するために,ここではまず,DFの垂直および水平フィルタリング間のデータ依存性を解決するために1/4LCUに基づいて交錯メモリ構成を提案した。オンチップSRAM面積もスループット損失なしに1/4LCU方式に基づいて約25%に減少した。SAOのモード決定における計算複雑性を低減するためにレート歪コスト計算の単純化されたビットレート推定法を提案する。DFとSAOの提案したハードウェアアーキテクチャをHEVC intraencoder設計されており,SAOの提案した単純化ビットレート推定法は分子内及びインターコーディングの両方に応用できる。結果として,筆者らの設計は,182MHz動作周波数で40f/s応用で7680×4320を超高定義を支援することができる。全論理ゲート数は65nm CMOSプロセスで103.3Kであった。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
図形・画像処理一般  ,  符号理論 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る