文献

J-GLOBAL ID：201602271881047183   整理番号：16A1407109

連続ランアヘッド:記憶集中負荷のための透明なハードウエア加速【Powered by NICT】

Continuous runahead: Transparent hardware acceleration for memory intensive workloads

著者 (3件)： Hashemi Milad (The University of Texas at Austin) ,  Mutlu Onur (ETH Zuerich) ,  Patt Yale N. (The University of Texas at Austin)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： MICRO  ページ： 1-12  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ランアヘッド実行は,応用の自身のコードを前実行新しいキャッシュミスを発生させた。前実行は圧倒的に正確な(メモリ集中SPEC CPU2006ベンチマークのための現実的なシステム構成の95%)ことをプリフェッチ要求をもたらし,地球史緩衝液(GHB)または河川の先読み(by 13%/19%)より大きかった。しかし,電流ランアヘッド技術は被覆率の非常に限定されていることを見出した:それらはすべてランアヘッド到達可能キャッシュミスの小画分(13%)のみをプリフェッチ。これはランアヘッド間隔は各完全窓失速の持続時間では短く,限られたためである。本研究では,これらの短い間隔をもたらす制約を除去し調べた。動的命令ストリームをフィルタリング失速にパイプラインを引き起こす操作の鎖を同定した。これらの操作したループの投機的実行に改称し,連続ランアヘッドエンジン(CRE),メモリコントローラに位置する共有マルチコア加速器に移動した。CREは鎖をで連続的に,ランアヘッド到達可能キャッシュミスの70%にプリフェッチ被覆率を増加させた。結果は,メモリ集中4コア負荷のセットとシステムのエネルギー消費の有意な減少43.3%重み付き高速化利得である。これは先行バッファ,最先端のランアヘッド提案とGHB/河川プリフェッチ上の13.2%/13.5%利得で21.9%の性能利得である。CREはGHBプリフェッチと組み合わせたとき,GHBプリフェッチ単独でベースラインで23.5%の利得を観測した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 継続時間 ,  記憶装置 ,  *利得 ,  被覆率 ,  ベンチマーク ,  フィルタリング ,  エネルギー消費 ,  失速 ,  基準線 ,  高速化
準シソーラス用語： マルチコアプロセッサ ,  投機実行 ,  先読み ,  プリフェッチ ,  キャッシュミス , 【Automatic Indexing@JST】

分類 (4件)： パターン認識  (JE07000S) ,  符号理論  (ND02030R) ,  専用演算制御装置  (JC04030Y) ,  記憶方式  (JC02040V)

タイトルに関連する用語 (2件)： ハードウエア ,  加速